半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-012888
公開番号（公開出願番号）：特開平6-223563
出願日： 1993年01月28日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 DRAMメモリセルを利用し、1チップ上にDRAMとROMを作り込み、ユーザが、それらの使用容量を自由に決定できる。DRAMとROMのアクセス動作は、全く従来のDRAMと同じため、開発コストや開発期間も大幅に短縮でき、さらに市場トラブルを最小にくい止める。【構成】従来のDRAMメモリセルに新たにVCC用電位配線33i とVSS用電位配線33i /を設け、メモリセル311i,...とコンタクトをとることによってそのメモリセルをROM化する。コンタクトをとっていないメモリセル312i,...はDRAMメモリセルのため、予めコンタクトをとってROM書き込みしてあったデータを共通データとし、残りのコンタクトをとっていないDRAMメモリセルを書き換えることで、ROMデータを様々に変更して使える。

請求項（抜粋）：

相補的な2つのビット線からなる複数のビット線対と、前記ビット線対に対して交差配置された複数のワード線と、前記各ビット線対とワード線との交差箇所にそれぞれ接続され所定の固定電位が印加される複数のメモリセルとを、備えた半導体メモリにおいて、前記固定電位に応じた異なるレベルの電位が印加される第1及び第2の電位配線を設け、前記ビット線対の内、正論理側の所定のメモリセルと前記第1の電位配線とを接続すると共に、前記ビット線対の内、負論理側の所定のメモリセルと前記第2の電位配線とを接続する構成にしたことを特徴とする半導体メモリ。

IPC (2件)：

G11C 11/404 , G11C 16/02

FI (2件)：

G11C 11/34 352 C , G11C 17/00 307 B

引用特許：

審査官引用 (4件)

特開平3-269894
特公平2-057680
特開昭62-107498

全件表示

前のページに戻る