特許
J-GLOBAL ID:200903068733260172

積層マルチチップモジュール及び製造方法

発明者:
出願人/特許権者:
代理人 (1件): 古谷 馨 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-121016
公開番号(公開出願番号):特開平6-037250
出願日: 1993年05月24日
公開日(公表日): 1994年02月10日
要約:
【要約】【構成】 実質的に平行に向かい合った第一及び第二の表面(30,28)と、第一の表面(30)上に設けられた少なくとも一つの電気接点(32)を有する半導体チップ(22)を含むマルチチップモジュール(20)である。実施的に平行に向かい合った第一及び第二の表面(36,34)と、これらの表面の一方に設けられた少なくとも一つの電気接点(38)を有する第一の素子(24)がその他方の表面において、半導体チップの第一の表面により少なくとも部分的に支持されて設けられる。第一の素子は、半導体チップの電気接点が露出されるように配置される。第一及び第二の端部を有する細い導線が、その第一の端部が半導体チップの電気接点又は第一の素子の電気接点の何れかに対して接続される。このマルチチップモジュールの製造方法もまた開示される。【効果】 積層形態により得られ、積層体中の素子が同一でなくともよく、且つワイヤボンディングを用いて容易に結線することのできるマルチチップモジュールが提供される。
請求項(抜粋):
実質的に平行に向かい合った第一及び第二の表面と、前記第一の表面に配置された少なくとも一つの電気接点を有する半導体チップと、実質的に平行に向かい合った第一及び第二の表面と、これらの表面の一方に配置された少なくとも一つの電気接点を有し、その他方の表面において前記半導体チップの第一の表面により少なくとも部分的に支持されて設けられ、前記半導体チップの電気接点が露出されるよう配置された第一の素子と、第一及び第二の端部を有し、該第一の端部が前記半導体チップの電気接点に接続されている細い導線からなる、回路アセンブリ。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許:
審査官引用 (13件)
  • 特開平3-165550
  • 特開平3-165550
  • 特開平1-235363
全件表示

前のページに戻る