特許

J-GLOBAL ID：200903068836470973

半導体集積回路装置

発明者： 壺井 篤司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-061694
公開番号（公開出願番号）：特開平7-273211
出願日： 1994年03月30日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】ソース・ドレイン領域がLDD構造で、且つ表面にシリサイド層を有するMOSLSIの出力バッファの静電破壊耐圧を向上させる。【構成】ゲート電極の側面に設けた側壁スペーサ6の直下に内部回路用LDD構造NチャネルMOSトランジスタのN- 型拡散層よりも低濃度のN--型拡散層5からなる高抵抗領域を形成する。

請求項（抜粋）：

LDD構造のMOSトランジスタのソース・ドレイン拡散層の表面に高融点金属シリサイド層を形成した半導体集積回路装置において、出力バッファ回路を構成するMOSトランジスタのゲート電極側面に設けた側壁スペーサ直下に形成した前記LDD構造の低濃度拡散層でチャネル領域に面する領域と該領域よりも低濃度の高抵抗領域とを有することを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 27/08 321 E ,  H01L 29/78 301 L

引用特許：

審査官引用 (3件)

• 特開昭61-253867
  
• 半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願平4-295237   出願人：沖電気工業株式会社
• 特開平2-170569