特許

J-GLOBAL ID：200903068859284794

半導体集積回路及び電子回路

発明者： 山本 師久 ,  角田 尚隆 ,  松村 哲 ,  窪田 勝 ,  渡邊 一希
出願人/特許権者： 株式会社ルネサステクノロジ ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2002-378101
公開番号（公開出願番号）：特開2004-206633
出願日： 2002年12月26日
公開日（公表日）： 2004年07月22日
要約：

【課題】温度補償と電源電圧補償された約1.2V以下の基準電圧を発生し、回路素子数の少ない基準電圧発生回路を提供する。【解決手段】基準電圧発生回路は、バンドギャップ部(BGP)の一対の接合型負荷素子(11,12)に流れる電流差に基いて生成される第1の電圧(V1)と第2の電圧(V2)を一致させる制御信号(Vc)によって、前記バンドギャップ部とは別の電流径路である出力再生部(RGN)に、バンドギャップ部の電流に比例する所定の電流を流す。出力再生部の電流径路は接合型負荷素子(13)と抵抗(25)の直列回路とそれに並列された抵抗(26)を含み、前記直列回路と並列抵抗の結合ノードの電圧は前記並列抵抗を配置しない場合に比べて低くすることができる。【選択図】 図1

請求項（抜粋）：

電流源を介し一対の接合型負荷素子に流れる電流差に基いて第1の電圧と第2の電圧を生成するバンドギャップ部と、前記第1の電圧と第2の電圧を一致させるように前記電流源を介して前記一対の接合型負荷素子に流れる電流を制御するのに利用される制御信号を生成する比較部と、接合型負荷素子と抵抗の直列回路を有し前記制御信号に基いてその直列回路に前記バンドギャップ部の接合型負荷素子に流れる電流に比例する電流を再生する出力再生部とから成り、前記出力再生部の前記直列回路に抵抗が並列接続され、前記出力再生部から基準電圧が取り出されるようにされた基準電圧発生回路を有することを特徴とする半導体集積回路。

IPC (1件)：

G05F3/24

FI (1件)：

G05F3/24 B

Fターム (6件)：

5H420NA23 ,  5H420NB02 ,  5H420NB22 ,  5H420NB23 ,  5H420NB25 ,  5H420NE23

引用特許：

審査官引用 (4件)

• 基準電流回路及び基準電圧回路
  公報種別：公開公報   出願番号：特願2001-036139   出願人：日本電気株式会社
• 基準電圧源
  公報種別：公開公報   出願番号：特願平8-297060   出願人：ソニー株式会社
• 起動回路およびそれを用いた電圧供給回路
  公報種別：公開公報   出願番号：特願平11-260735   出願人：ソニー株式会社
• 電圧発生回路および電圧発生方法
  公報種別：公開公報   出願番号：特願2001-369975   出願人：日本電気株式会社