特許

J-GLOBAL ID：200903068906024372

不揮発性PMOS2トランジスタメモリセル及びアレイ

発明者： チャング、シャング-デー・テッド ,  カウシック、ビクラム ,  ユー、アンディー・テング-ペング ,  ラッドジー、ネイダー
出願人/特許権者： プログラマブル・マイクロエレクトロニクス・コーポレイション
代理人 (1件)： 大島 陽一
公報種別：公表公報
出願番号（国際出願番号）：特願平11-522352
公開番号（公開出願番号）：特表2001-506063
出願日： 1998年10月07日
公開日（公表日）： 2001年05月08日
要約：

【要約】不揮発性メモリアレイが複数のPMOS 2トランジスタ(2T)メモリセルを有する。各2Tセル(40)は、PMOSフローティングゲートトランジスタ(40a)及びPMOS選択トランジスタ(40b)を有し、ビット線と共通ソース線との間に接続されている。同じ行にある各2Tセルの選択ゲート及びコントロールゲートは、それぞれワード線及びコントロールゲート線に接続されている。2Tセルのアレイは、FNトンネル現象及びBTBT誘起ホットエレクトロン注入を組み合わせて利用して書き込みされ、FNトンネル現象を利用して消去される。いくつかの実施例では、アレイが、n-ウェル領域によって画定され、所定の数の行の2Tセルを有する複数のセクタに分割される。1つのセクタにおける各2Tセルのソースはセクタの共通ソース線に接続されている。別のいくつかの実施例では、アレイのビット線がセクタ境界に沿ってセグメントに分割される。

請求項（抜粋）：

n-ウェル領域に形成された複数のPMOS2Tメモリセルを有するメモリアレイであって、 前記アレイのビット線に接続されたp+ドレイン、ワード線に接続された選択ゲート、及びp+ソースを有するPMOS選択トランジスタと、 前記PMOS選択トランジスタの前記p+ソースに接続されたp+ドレイン、コントロールゲート線に接続されたコントロールゲート、及び共通ソース線に接続されたp+ソースを有するPMOSフローティングゲートトランジスタとを有することを特徴とするメモリアレイ。

IPC (5件)：

H01L 21/8247 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 29/78 371 ,  H01L 27/10 434 ,  G11C 17/00 623 A

引用特許：

審査官引用 (1件)

• ホットエレクトロン注入プログラミング及びトンネル動作消去を有するPMOSメモリセル
  公報種別：公開公報   出願番号：特願平8-302924   出願人：プログラマブルマイクロエレクトロニクスコーポレイション