特許
J-GLOBAL ID：200903068946041911
半導体デバイス及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
平山 一幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-246525
公開番号（公開出願番号）：特開平10-093107
出願日： 1996年09月18日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 高速動作でき、ゲート・ドレイン間浮遊容量が極めて小さい半導体デバイス及びその製造方法を提供する。【解決手段】 高抵抗GaAs基板結晶1上に積層された、高純度GaAs成長層5’,p+ ポテンシャルバリア層4,高純度GaAs成長層2’及びn+ ソース領域2の側壁とn+ ドレイン領域5に荷電粒子線照射することによって部分的に高抵抗化された領域上の表面に再成長ゲート領域6が形成されており、このゲート領域6の表面の一部にp+ コンタクト層11とゲート金属電極8が積層され、さらに他方の高抵抗化されていないn+ ドレイン領域5の表面の一部にp+ コンタクト層11とドレイン金属電極7とが積層されている。
請求項（抜粋）：
半導体基板上に積層されたドレイン領域の一部に選択的に形成された高抵抗領域と、この高抵抗領域上に形成された再成長ゲート領域を有する半導体デバイス。
引用特許：
審査官引用 (13件)
-
特開平3-209730
-
特開昭59-147467
-
特開昭58-173870
全件表示
前のページに戻る
