特許
J-GLOBAL ID:200903068948074809

半導体装置及びその製造方法とエッチャント

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-107528
公開番号(公開出願番号):特開平10-303198
出願日: 1997年04月24日
公開日(公表日): 1998年11月13日
要約:
【要約】【課題】 従来の半導体装置においては、占有面積が小さく、クラック、はんだ上がりのないバイアホールを得ることは難しかった。【解決手段】 この発明による半導体装置では、GaAs基板1の裏面から高アスペクト比の開口部3をドライ異方性エッチングによって穿ち、この開口部3内部を含むGaAs基板1の裏面全面にAu膜4を成膜後、Ni系合金無電解メッキ処理を裏面全面に施すことで、開口部3の内壁及び底面にもNi膜9aを成膜できる。バイアホール3aに相当する領域のみにNi膜9aを残した状態のIC基板又はFETを得、このIC基板又はFETの裏面とパッケージ基板5の表面を、Ni膜9aとの濡れ性の悪い鑞材であるAuSnはんだ6で接着する。
請求項(抜粋):
半導体基板、上記半導体基板の表面に形成された電極パッド、上記半導体基板の裏面から上記表面にかけて穿たれた筒状の開口部の内壁及び底面を含む上記半導体基板の裏面全面に成膜されたAu膜、上記Au膜上の、上記開口部を含むバイアホールとなる領域に成膜されたNi系合金無電解メッキ膜を含む半導体装置。
IPC (4件):
H01L 21/3205 ,  H01L 21/308 ,  H01L 29/41 ,  H01L 27/095
FI (4件):
H01L 21/88 J ,  H01L 21/308 F ,  H01L 29/44 B ,  H01L 29/80 E
引用特許:
審査官引用 (5件)
  • 半導体装置およびその製造方法
    公報種別:公開公報   出願番号:特願平5-153111   出願人:三菱電機株式会社
  • 特開平4-211137
  • 特開平3-102839
全件表示

前のページに戻る