特許
J-GLOBAL ID：200903068964595398
多重ビットメモリセルからデータを検出する装置及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-113626
公開番号（公開出願番号）：特開平10-064284
出願日： 1997年04月16日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 本発明は、チップのサイズ及び消費電力を減少させることができる多重ビットデータの検出装置及び検出方法を提供する。【解決手段】 2m-1個の互いに異なる基準電圧を発生し、前記複数の基準電圧の中の中間の値の基準電圧を前記メモリセルの制御ゲートに印加し、前記メモリセルのドレイン電流を検出し、その結果としてドレイン電流が検出されたとき“0”を、また検出されなかったとき“1”を最上位ビットのデータとして出力し、ドレイン電流の検出の結果の後、その有無に応じてその最初に印加された基準電圧より高い又は低い複数の基準電圧の中の中間値の基準電圧を前記メモリセルの制御ゲートに印加し、さらに前記メモリセルのドレイン電流を検出し、その結果としてドレイン電流が検出されたとき“0”を、また検出されなかったとき“1”を最上位ビットの次のビットのデータとして出力し、以後、複数の基準電圧が最後の1つになるまで同じことを継続する
請求項（抜粋）：
m-ビットのデータの記録されたメモリセルからデータを検出する装置において、複数の基準電圧を発生する基準電圧発生手段と、前記基準電圧発生手段から出力される複数の基準電圧の中の一つの基準電圧を前記メモリセルの制御ゲートに印加するように出力するスイッチング手段と、前記基準電圧が印加されたメモリセルの出力を検出する検出手段と、最初、前記複数の基準電圧の中間の値の基準電圧をメモリセルの制御ゲートに印加し、次に、前記検出手段の出力に応じて、その印加された基準電圧より低いか、或いは高い複数の基準電圧の中の中間の値の基準電圧をメモリセルの制御ゲートに印加するように前記スイッチング手段を制御する制御手段と、前記制御手段の制御に応じたスイッチング手段の出力で制御ゲートに基準電圧が加えられたメモリセルの状態を前記検出手段で検出して、その検出結果に基づいてシフトさせてデータを格納し、m-ビットのデータを出力させるシフトレジスタと、を備えたことを特徴とする多重ビットメモリセルのデータを検出する装置。
引用特許：
前のページに戻る
