特許
J-GLOBAL ID：200903069052097520
アクティブゲート回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三谷 惠
公報種別：公開公報
出願番号（国際出願番号）：特願2008-017341
公開番号（公開出願番号）：特開2009-183017
出願日： 2008年01月29日
公開日（公表日）： 2009年08月13日
要約：
【課題】自己のアームの半導体スイッチング素子のターンオン時のコレクタ・エミッタ過電圧の抑制のみならず、他方のアームの半導体スイッチング素子の還流ダイオードのリカバリ電圧の過電圧の抑制も可能とすることである。【解決手段】アクティブゲート回路12aのリカバリ過電圧抑制手段16aは、電力変換器のレグを形成する一対のアームのうちの一方のアームの半導体スイッチング素子S1のターンオン時に他方のアームの還流ダイオードD2のリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子S1のゲート電流を調整する。【選択図】 図1
請求項（抜粋）：
電力変換器のレグを形成する1対のアームのそれぞれが還流ダイオードを逆並列接続した半導体スイッチング素子で形成され、前記半導体スイッチング素子のターンオフまたはターンオン時に前記半導体スイッチング素子のコレクタ・エミッタ間電圧やコレクタ電流に基づいて前記コレクタ・エミッタ間電圧の上昇を抑制するように前記半導体スイッチング素子のゲート電流を調整するアクティブゲート回路において、一対のアームのうちの一方のアームの半導体スイッチング素子のターンオン時に他方のアームの還流ダイオードのリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子のゲート電流を調整するリカバリ過電圧抑制手段を備えたことを特徴とするアクティブゲート回路。
IPC (4件)：
H02M 1/08
, H02M 7/538
, H02M 1/00
, H03K 17/56
H02M1/08 A
, H02M7/5387 A
, H02M1/00 F
, H03K17/56 Z
5H007AA17
, 5H007CA02
, 5H007CB02
, 5H007CB12
, 5H007CC07
, 5H007DA06
, 5H007DB03
, 5H007DC05
, 5H007FA01
, 5H007FA13
, 5H740AA04
, 5H740BA12
, 5H740BB05
, 5H740BC01
, 5H740BC02
, 5H740KK01
, 5H740MM01
, 5J055AX34
, 5J055AX64
, 5J055BX16
, 5J055CX19
, 5J055DX09
, 5J055DX56
, 5J055DX72
, 5J055DX83
, 5J055EY01
, 5J055EY12
, 5J055EZ00
, 5J055EZ10
, 5J055FX05
, 5J055FX13
, 5J055FX17
, 5J055GX01
, 5J055GX04
出願人引用 (2件)
-
特許第3569192号公報
-
特許第3141613号公報
審査官引用 (2件)
前のページに戻る
