特許

J-GLOBAL ID：200903069055226399

拡張トランジスタをもたらす埋込みストラップ・トレンチ・メモリ・セル

発明者： ジョン・ケイ・デブロス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335269
公開番号（公開出願番号）：特開平9-199688
出願日： 1996年12月16日
公開日（公表日）： 1997年07月31日
要約：

【要約】 (修正有)【課題】 リソグラフィ・フィーチャ2つ分のトランスファ・デバイス・チャネル長を可能にする8平方折返しビット線DRAMセル用のプロセス・シーケンス、セル構造、およびセル・レイアウトを提供する。【解決手段】 従来の処理技法を使用し、従来の構造を使用する。このセルは、1つの追加マスク(GPC)と最小限の追加処理のみ必要とする。プロセス・シーケンスは、深いトレンチ(DT)の処理と、それに続くSiO2の付着、平坦化、およびパッド・ストリップから始まる。次に、ゲートSiO2、ポリシリコン、パッドが付着される。この構造は、浅いトレンチ分離マスクを使用してエッチングされ、SiO2が充填される。平坦化後、薄い絶縁体が付着され、ゲート・ポリ・コンタクト・マスクによってもう一度この構造がエッチングされる。次に、ゲート導体が付着される。最終エッチング後、配線が追加される。

請求項（抜粋）：

8平方折返しビット線ダイナミック・ランダム・アクセス・メモリにおいてリソグラフィ・フィーチャ2つ分のプレーナ・トランスファ・デバイス・チャネル長を有するメモリ・セル。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 625 A ,  H01L 27/10 681 B

引用特許：

審査官引用 (1件)

• 半導体記憶装置とその製造に用いる露光用マスク
  公報種別：公開公報   出願番号：特願平4-271128   出願人：株式会社東芝