特許
J-GLOBAL ID:200903069148237811
半導体装置、その製造方法及び半導体装置の個別管理情報認識方法
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人池内・佐藤アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2005-225687
公開番号(公開出願番号):特開2007-042882
出願日: 2005年08月03日
公開日(公表日): 2007年02月15日
要約:
【課題】通常のウエハ製造工程のみで、追加マスク、追加工程なしに、チップサイズが増大することなく、またレーザービームによるダメージ無しに、製造工程中におけるチップの個別管理情報を直接全てのチップに付与でき、トレーサビリティを確保することが可能な半導体装置を提供する。【解決手段】矩形の基板上に、集積回路が形成された半導体集積回路部17と、前記半導体集積回路部の周囲に位置する、ダイシングの切り残し領域であるスクライブ部18とを備えた半導体装置において、前記スクライブ部に、複数のレイヤがパターン形成され、各レイヤのパターンの組み合わせにより、製造工程における個別管理情報を表示する情報表示部19を有する。【選択図】 図1
請求項(抜粋):
矩形の基板上に、集積回路が形成された半導体集積回路部と、前記半導体集積回路部の周囲に位置する、ダイシングの切り残し領域であるスクライブ部とを備えた半導体装置において、
前記スクライブ部に設けられ、複数のレイヤのパターンの組み合わせにより、製造工程における個別管理情報を表示する情報表示部を有することを特徴とする半導体装置。
IPC (6件):
H01L 21/822
, H01L 27/04
, H01L 21/027
, H01L 21/320
, H01L 23/52
, H01L 21/02
FI (4件):
H01L27/04 A
, H01L21/30 502G
, H01L21/88 S
, H01L21/02 A
Fターム (9件):
5F033VV00
, 5F038CA13
, 5F038CA18
, 5F038DT13
, 5F038EZ19
, 5F038EZ20
, 5F046AA16
, 5F046AA17
, 5F046DD03
引用特許:
出願人引用 (1件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平11-029975
出願人:株式会社東芝
前のページに戻る