特許
J-GLOBAL ID：200903033160071720

半導体集積回路

発明者：
塩足 慶久

塩足 慶久 について

, 
藤本 卓也

藤本 卓也 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-029975
公開番号（公開出願番号）：特開2000-228341
出願日： 1999年02月08日
公開日（公表日）： 2000年08月15日
要約：
【要約】【課題】製造工程中におけるチップの個別管理情報とテスト情報を全てのチップに直接書き込み、組み立て工程後の故障発生に際してこれを読み取り、故障解析の基礎データとすることが可能な半導体集積回路を提供する。【解決手段】半導体集積回路の露光工程で、各チップの表面又は裏面にロット番号、ウエハ番号、ウエハ内位置座標等の個別管理情報を露光装置を用いてパターン形成することにより書き込むか、ダイソート・テスタにレーザを装着し各チップの表面又は裏面に前記個別管理情報のほかダイソート・テスタのテスト項目やテスト結果等のテスト情報をレーザ・ビームを用いて書き込むか、又はマイクロプロセッサ等の大規模半導体集積回路において、マスクROMと混載したPROMの入力端子からこれらの情報を書き込むことにより、故障解析におけるチップ個別のトレーサビリティーを飛躍的に向上させることが可能になる。
請求項（抜粋）：
少なくとも、半導体チップの製造工程途中における個別管理情報、及び、テスト情報のいずれか1つが、前記半導体チップ上に付与されることを特徴とする半導体集積回路。
IPC (5件)：
H01L 21/02 ,  H01L 21/027 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H01L 21/02 A ,  H01L 21/66 B ,  H01L 21/30 514 F ,  H01L 27/04 T
Fターム (17件)：
4M106AA01 ,  4M106AA02 ,  4M106BA01 ,  4M106BA14 ,  4M106CA70 ,  4M106DA05 ,  4M106DJ38 ,  5F038DF04 ,  5F038DF05 ,  5F038DT12 ,  5F038DT15 ,  5F038DT19 ,  5F038EZ01 ,  5F038EZ20 ,  5F046AA16 ,  5F046BA03 ,  5F046DD03
引用特許：
審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM