特許

J-GLOBAL ID：200903069218767341

不揮発性記憶装置及びその製造方法

発明者： 片山 博文 ,  上田 多加志
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-183506
公開番号（公開出願番号）：特開2003-007861
出願日： 2001年06月18日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】高誘電体膜を備えた低電圧動作で、リーク電流が低い高信頼性の不揮発性記憶装置及びその製造方法を提供することを目的とする。【解決手段】半導体基板10上に、ゲート絶縁膜、フローティングゲート(FD)材料膜11、ダミー絶縁膜12及びダミーゲート(DG)材料膜13を形成し、加工してDG13aとFG11aを形成し、基板10上に、DG13aとFG11aを埋め込み、かつDG13aの上面とほぼ面一の埋め込み絶縁膜17を形成し、DG13aのみを除去し、ダミー絶縁膜12上でDG13aが除去された埋め込み絶縁膜17の側壁にサイドウォールスペーサ18を形成し、ダミー絶縁膜12を除去し、基板10上に誘電体膜19及びコントロールゲート(CG)材料膜20を形成し、加工してCG20aを形成する不揮発性記憶装置の製造方法。

請求項（抜粋）：

(a)半導体基板上に、ゲート絶縁膜、フローティングゲート材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成し、(b)前記ダミーゲート材料膜、ダミー絶縁膜、フローティングゲート材料膜及び前記ゲート絶縁膜を加工してダミーゲート及びフローティングゲートを形成し、(c)得られた半導体基板上に、ダミーゲート及びフローティングゲートを埋め込み、かつダミーゲートの上面とほぼ面一の上面を有する埋め込み絶縁膜を形成し、(d)ダミーゲートのみをほぼ完全に除去し、(e)前記ダミー絶縁膜上であって、ダミーゲートが除去された埋め込み絶縁膜の側壁にサイドウォールスペーサを形成し、(f)前記ダミー絶縁膜を除去し、(g)得られた半導体基板上全面に、誘電体膜及びコントロールゲート材料膜を形成し、所望の形状に加工することによりコントロールゲートを形成することからなる不揮発性記憶装置の製造方法。

IPC (4件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (38件)：

5F083EP02 ,  5F083EP23 ,  5F083EP56 ,  5F083ER22 ,  5F083GA05 ,  5F083GA06 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA06 ,  5F083JA15 ,  5F083JA19 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083PR05 ,  5F083PR06 ,  5F083PR07 ,  5F083PR10 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40 ,  5F083ZA28 ,  5F101BA01 ,  5F101BA26 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BE07 ,  5F101BH01 ,  5F101BH02 ,  5F101BH05 ,  5F101BH14 ,  5F101BH15 ,  5F101BH16

引用特許：

審査官引用 (2件)

• 半導体集積回路装置およびその製造方法ならびにその動作方法
  公報種別：公開公報   出願番号：特願平11-200242   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-144284   出願人：日本電気株式会社