特許
J-GLOBAL ID：200903069305804512

光集積素子の製造方法および光集積素子

発明者：
増田 健良

増田 健良 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 長谷川 芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-103551
公開番号（公開出願番号）：特開2002-299752
出願日： 2001年04月02日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】集積された素子間の電気的な分離を向上できる光集積素子の製造方法および光集積素子を提供する。【解決手段】 光集積素子35は、LDデバイス部35a、EA変調器デバイス部35b、LDデバイス部35aおよびEA変調器デバイス部35bの間に設けられたアイソレーション部35cを備える。p型半導体層7cとp型半導体層19cとの間には、n型半導体層15cおよびi型半導体層17cが配置されている。p型半導体層7cは正にバイアスされており、n型半導体層15cは負にバイアスされており、p型半導体層19cは負にバイアスされている。このため、n型半導体層15cとp型半導体層19cとは逆にバイアスされている。故に、p型半導体層7cは、p型半導体層19cから電気的に分離される。
請求項（抜粋）：
第1および第2の半導体光デバイスを含む光集積素子を製造する光集積素子の製造方法であって、前記第1の半導体光デバイスは第2の半導体光デバイスに結合され、前記第1の半導体光デバイスのためのIII-V族化合物半導体多層膜を基板上に成長する工程と、前記複数のIII-V族化合物半導体膜の第1の領域上に絶縁層マスクを形成する工程と、前記第1の領域と異なる第2の領域の前記III-V族化合物半導体多層膜を前記絶縁層マスクを用いてエッチングし、前記III-V族化合物半導体多層膜のエッチング側面を形成する工程と、前記絶縁層マスクを残した状態で、少なくとも第1、第2および第3の半導体膜をこの順に前記基板上において含む前記第2の半導体光デバイスのためのIII-V族化合物半導体多層膜を前記基板上に成長して、前記第1の半導体光デバイスのためのIII-V族化合物半導体多層膜と前記第3の半導体膜との間に配置されるように、前記第1および第2の半導体膜の少なくとも一方の半導体層を含む分離部を前記エッチング側面上に形成する工程とを備える光集積素子の製造方法。
IPC (2件)：
H01S 5/026 616 ,  G02F 1/017 503
FI (2件)：
H01S 5/026 616 ,  G02F 1/017 503
Fターム (17件)：
2H079AA02 ,  2H079AA13 ,  2H079BA01 ,  2H079DA16 ,  2H079EA03 ,  2H079EB04 ,  2H079HA11 ,  2H079JA07 ,  5F073AA22 ,  5F073AA74 ,  5F073AB21 ,  5F073CA12 ,  5F073CB02 ,  5F073DA05 ,  5F073DA25 ,  5F073EA13 ,  5F073EA29
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM