特許
J-GLOBAL ID:200903069346594719
プリント配線板およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
田下 明人 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-010649
公開番号(公開出願番号):特開2000-208903
出願日: 1999年01月19日
公開日(公表日): 2000年07月28日
要約:
【要約】【課題】 接続性、信頼性に優れたプリント配線基板およびその製造方法を提案する。【解決手段】 バイアホール160及び導体回路158の表面にニッケルめっき層72、金めっき層74を介して半田膜75が形成され、該バイアホール160及び導体回路158表面の防錆・保護が計られている。このため、該多層プリント配線板の完成後、ICチップの実装(半田バンプの形成)までに期間が置かれても、該半田膜75の表面に適正に半田バンプを形成することができる。
請求項(抜粋):
外部接続用の電極となる導体回路を配設した基板上に、該導体回路の少なくとも一部を露出させる開口を設けてソルダーレジスト層を形成したプリント配線板において、前記開口内の導体回路に金属層を施し、半田膜を形成したことを特徴とするプリント配線板。
IPC (3件):
H05K 3/24
, H01L 23/12
, H05K 3/46
FI (3件):
H05K 3/24 B
, H05K 3/46 S
, H01L 23/12 N
Fターム (65件):
5E343AA02
, 5E343AA12
, 5E343AA17
, 5E343AA18
, 5E343AA23
, 5E343AA36
, 5E343BB03
, 5E343BB23
, 5E343BB24
, 5E343BB25
, 5E343BB34
, 5E343BB44
, 5E343BB52
, 5E343BB72
, 5E343DD03
, 5E343DD14
, 5E343DD20
, 5E343DD33
, 5E343DD34
, 5E343DD43
, 5E343DD44
, 5E343DD47
, 5E343DD76
, 5E343EE02
, 5E343EE33
, 5E343EE43
, 5E343ER02
, 5E343ER12
, 5E343ER18
, 5E343ER33
, 5E343ER35
, 5E343GG02
, 5E343GG04
, 5E343GG18
, 5E346AA02
, 5E346AA06
, 5E346CC09
, 5E346CC10
, 5E346CC16
, 5E346CC32
, 5E346CC33
, 5E346CC37
, 5E346CC38
, 5E346CC39
, 5E346CC54
, 5E346CC55
, 5E346DD03
, 5E346DD13
, 5E346DD23
, 5E346DD24
, 5E346DD25
, 5E346DD33
, 5E346EE21
, 5E346EE31
, 5E346FF07
, 5E346FF15
, 5E346GG16
, 5E346GG17
, 5E346GG22
, 5E346GG23
, 5E346GG25
, 5E346GG27
, 5E346GG28
, 5E346HH07
, 5E346HH40
引用特許:
前のページに戻る