特許
J-GLOBAL ID:200903069404286892

半導体集積回路の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 矢野 敏雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-277764
公開番号(公開出願番号):特開平11-168105
出願日: 1998年09月30日
公開日(公表日): 1999年06月22日
要約:
【要約】【課題】 有機金属間誘電体(IMD)及び少なくとも1つにのステップを含むようにパターニングされたハードマスクを利用し、かつそれからIMDへの多重ステップパターンの転写を含む、二重デマシーンプロセスを提供する。【解決手段】 シリコン集積回路を製造する方法は、有機金属間誘電体(14)を含む二重デマシーン金属化プロセスを利用する。エッチングすべきパターンは、第1にその下にある金属間誘電体(14)を露出することなくハードマスク(16)にエッチングされ、かつそれから拡大したスケールで金属間誘電体(14)に転写される。
請求項(抜粋):
導体接続部を設けるべき半導体ワークピースを準備し;ワークピースの頂部表面上に金属間誘電体の層を設け;金属間誘電体層の上にハードマスク材料の層を堆積し;その下にある金属間誘電体層を露出することなくステップを有するパターンをその中に形成するためにハードマスク層をパターニングし;金属間誘電体にステップを有するパターンを転写するためにワークピースをエッチングし;かつ所望の金属によりパターンを充填するステップを含むことを特徴とする、半導体集積回路の製造方法。
IPC (6件):
H01L 21/3205 ,  H01L 21/312 ,  H01L 21/314 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/768
FI (6件):
H01L 21/88 K ,  H01L 21/312 B ,  H01L 21/314 A ,  H01L 21/316 X ,  H01L 21/318 B ,  H01L 21/90 C
引用特許:
審査官引用 (2件)

前のページに戻る