特許

J-GLOBAL ID：200903069561643941

アナログ入力チヤンネルの選択回路

発明者： 斉藤 智隆 ,  渡辺 靖浩
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-277514
公開番号（公開出願番号）：特開平5-122033
出願日： 1991年10月24日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 非選択入力チャンネルに印加される外部雑音等の電圧が共通出力ラインに悪影響を与えるのを防止する。【構成】 構成としては、同一導電型のMOSトランジスタを多段直列に接続し、またはそれぞれPMOSトランジスタ、NMOSトランジスタで構成したものを並列に接続し、その接続点の入力端子とし他方を出力端子として、入力端子側のMOSトランジスタのゲート入力には従来と同様な制御信号(チャンネル選択時オン・非選択時オフ)を使用し、共通ラインと接続された出力端子側のMOSトランジスタ入力には、チャンネル非選択時に入力端子に与えられる雑音電圧と同程度の電圧を印加するように出力端子側のMOSトランジスタと同一導電型のMOSトランジスタ(選択時オフ・非選択時オン)を入力端子との間に接続し、出力端子側のMOSトランジスタのゲート,ソース間電圧(VGS)が雑音電圧によって閾値電圧(Vth)を超えないようにして該MOSトランジスタが動作しないようにした。

請求項（抜粋）：

入力保護回路を設けた入力端子と出力端子との間に、第1導電型のMOSトランジスタをn段(n≧2)直列接続し、このn段のうち、前記入力端子から見て1段目の第1のMOSトランジスタを除く少なくとも一つの第2のMOSトランジスタのゲートに、第1導電型の第3のMOSトランジスタの一端を接続すると共に他端を前記入力端子に接続し、第2のMOSトランジスタのゲートに第2導電型の第4のMOSトランジスタのドレインを接続し、第4のMOSトランジスタのソースを前記n段MOSトランジスタの基板電位とは異なる電位の電源に接続し、第1のMOSトランジスタのゲートに第1の制御信号を印加し、第3,第4のMOSトランジスタのゲートに前記第1の制御信号とは相補的な第2の制御信号を印加してなるチャンネル回路を、前記出力端子を互いに共通として複数並設したことを特徴とするアナログ入力チャンネルの選択回路。

引用特許：

審査官引用 (2件)

• 特開平4-104608
  
• 伝送ゲート
  公報種別：公開公報   出願番号：特願平3-278738   出願人：ローム株式会社