特許
J-GLOBAL ID：200903069618969822
不揮発性半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-181267
公開番号（公開出願番号）：特開平5-028780
出願日： 1991年07月22日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】ワード線の切換え時に発生する無駄時間を無視できる程小さくして、円滑な高速読出しを可能とした不揮発性半導体記憶装置を提供する。【構成】各ビット線BLj に設けられたラッチ機能を有するセンスアンプ回路3に記憶されているあるワード線WLで選択されたメモリセルのデータに関してカラム読出しを行なっている間に、ビット線BLj とセンスアンプ回路3の間をビット線トランスファゲートQj2により遮断し、次のワード線WLで選択されるメモリセルのデータのビット線BLj への読出しを同時に行なうようにタイミング制御が行われる。
請求項（抜粋）：
互いに交差する複数本ずつのワード線とビット線が配設され、これらワード線とビット線の各交差部に書替え可能な不揮発性メモリセルが配置されたメモリセルアレイと、前記メモリセルアレイのワード線選択を行う手段と、前記メモリセルアレイのビット線選択を行う手段と、前記メモリセルアレイのビット線にビット線トランスファゲートを介して接続されたラッチ機能を持つセンスアンプ回路と、前記センスアンプ回路がデータ入出力線を介して接続されたデータ入出力バッファと、あるワード線により選択されたメモリセルのデータが前記センスアンプ回路にラッチされ、そのデータが前記データ入出力線に読み出されている間に、前記ビット線トランスファゲートをオフにして次のワード線により選択されたメモリセルのデータを前記ビット線に読出すタイミング制御を行う手段と、を備えたことを特徴とする不揮発性半導体記憶装置。
引用特許：
前のページに戻る
