特許
J-GLOBAL ID：200903069695045420
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-326776
公開番号（公開出願番号）：特開平9-167768
出願日： 1995年12月15日
公開日（公表日）： 1997年06月24日
要約：
【要約】【課題】 ディッシングを抑制した埋め込み配線及びプラグの形成方法を提供する。【解決手段】 絶縁膜10上に、配線として用いる金属より研磨速度の大きな中間膜11を堆積させた後、中間膜11を貫通し絶縁膜10の内部に至る溝12又は絶縁膜10を貫通する穴を形成し、その後金属14を堆積する。そして、金属14に化学機械研磨を施すと、絶縁膜10の上端まで研磨された時点で、溝12又は穴に埋め込まれた金属の上端15aは絶縁膜10の上端に対し凸となる。この凸部の金属15aをそのまま研磨するか、または凸部15aの研磨速度が小さくなる研磨条件で研磨する。また、中間膜11を研磨している途中に、上記金属の研磨速度が小さくなる研磨条件に変更し研磨を行う。
請求項（抜粋）：
基板上に絶縁膜を形成する工程と、前記絶縁膜上に中間膜を形成する工程と、少なくとも前記絶縁膜に達する開口部を形成する工程と、前記開口部の形成された前記基板全面に導電層を形成する工程と、前記導電層に対して前記絶縁膜が露出するまで化学機械研磨を行う工程とを有する半導体装置の製造方法であって、前記化学機械研磨を行なう際に用いる研磨剤に対する前記中間層の研磨速度が前記研磨剤に対する前記導電層の研磨速度よりも大きいことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/304 321
H01L 21/88 K
, H01L 21/304 321 S
, H01L 21/88 B
