ダイナミック・ランダム・アクセス・メモリ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：坂口博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-088351
公開番号（公開出願番号）：特開平10-283797
出願日： 1998年04月01日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】エラー検出応用に用いることのできる高帯域DRAMを提供する。【解決手段】 DRAMアレイ140は、2個以上のサブアレイ142,144,146,148に分割される。サブアレイセルは、アドレス指定可能な行と列とに配列されている。DRAMが、通常モードにプログラムされると、バースト長は8であり、全アドレス空間が、データ記憶に利用できる。DRAMが、エラー検出についてプログラムされると(ECCモード)、バースト長は9であり、アレイは第9番目のバイトを与えるアレイの部分で再構成される。DRAMのアドレス空間は、ECCモードで1/8だけ減少する。好ましくは、すべての9個のロケーションが同一のページにある。各ページは、8個の等しい部分に分割される。通常モードでは、すべての8個の部分は、データ記憶であり、ECCモードでは、ページの7/8がデータ記憶であり、残りの1/8がチェック・ビット記憶に割り当てられる。

請求項（抜粋）：

アドレス指定可能な行と列とに配列され、グループに分けられたメモリセルのアレイと、前記グループの各々をアクセスするアクセス手段とを備え、前記グループのブロックは、連続してアクセスされ、構成状態を通常モードまたはECCモードとして選択する選択手段を備え、前記ブロックの各々は、通常モードで第1の数のグループを含み、ECCモードで第2の数のグループに増大し、前記構成状態が前記ECCモードにあるときは、前記アレイをECC部分とデータ部分とに選択的に分割する手段を備え、ECCモードでは、各前記ブロックは、前記ECC部分から少なくとも1個のグループと、前記データ部分から1個以上のグループとを含む、ことを特徴とするダイナミック・ランダム・アクセス・メモリ。

IPC (3件)：

G11C 29/00 631 , G06F 12/16 320 , G11C 11/401

FI (3件)：

G11C 29/00 631 D , G06F 12/16 320 L , G11C 11/34 371 C

引用特許：

審査官引用 (3件)

特開昭55-001658
記憶装置
公報種別：公開公報出願番号：特願平5-169385 出願人：富士ゼロックス株式会社
誤り訂正回路を備えた不揮発性メモリ装置
公報種別：公開公報出願番号：特願平5-013896 出願人：三星電子株式会社

前のページに戻る