特許
J-GLOBAL ID:200903069817467542
ドライブ回路
発明者:
出願人/特許権者:
代理人 (2件):
恩田 博宣
, 恩田 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-337695
公開番号(公開出願番号):特開2005-110366
出願日: 2003年09月29日
公開日(公表日): 2005年04月21日
要約:
【課題】デッドタイムのバラツキを抑制し、スイッチング素子のターンオン時のスイッチング損失を抑制する。【解決手段】ドライブ回路15は1個の入力部16と2個の出力部17,18とを備え、出力部17,18はそれぞれスイッチング素子S1,S2の制御端子に接続されている。入力部16と出力部17との間には遅延回路19が接続されている。遅延回路19は抵抗20及びコンデンサ21の直列回路を備え、抵抗20の一端が入力部16に接続され、コンデンサ21の他端が接地されている。抵抗20と並列にダイオードDが接続されている。即ち、ダイオードDはコンデンサ21の充電を早める方向に接続されている。入力部16と出力部18との間にはインバータ22及び遅延回路19と同じに構成の遅延回路23が接続されている。遅延回路19,23の出力部17,18にはシャントレギュレータ24が接続されている。シャントレギュレータ24はREF端子24aが出力部17,18に接続されている。【選択図】 図1
請求項(抜粋):
1個の入力部と該入力部から分岐された2個の出力部との間に設けられ、コンデンサと抵抗とからなる回路の抵抗に対してダイオードが並列に、かつ前記コンデンサの充電を早める方向に接続された2個の遅延回路を有し、前記各出力部に高精度の基準電圧を利用したコンパレータを用いてHレベル及びLレベルの出力を切り換えるディジタル回路が接続されているドライブ回路。
IPC (4件):
H02M1/08
, H02M7/5387
, H03K17/28
, H03K17/687
FI (4件):
H02M1/08 A
, H02M7/5387 Z
, H03K17/28 K
, H03K17/687 E
Fターム (40件):
5H007AA06
, 5H007CA02
, 5H007CB05
, 5H007CC03
, 5H740AA05
, 5H740BA12
, 5H740BB05
, 5H740NN17
, 5J055AX00
, 5J055AX54
, 5J055AX66
, 5J055BX16
, 5J055BX25
, 5J055CX07
, 5J055CX13
, 5J055CX19
, 5J055DX13
, 5J055DX49
, 5J055DX60
, 5J055EX02
, 5J055EX07
, 5J055EX21
, 5J055EY00
, 5J055EY01
, 5J055EY05
, 5J055EY10
, 5J055EY12
, 5J055EY21
, 5J055EZ01
, 5J055EZ07
, 5J055EZ10
, 5J055EZ50
, 5J055EZ58
, 5J055FX12
, 5J055FX17
, 5J055FX28
, 5J055FX32
, 5J055GX01
, 5J055GX04
, 5J055GX05
引用特許:
出願人引用 (1件)
-
ドライブ回路
公報種別:公開公報
出願番号:特願2001-138672
出願人:株式会社豊田自動織機
前のページに戻る