MOSトランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤幸男
公報種別：公開公報
出願番号（国際出願番号）：特願2000-045278
公開番号（公開出願番号）：特開2001-237418
出願日： 2000年02月23日
公開日（公表日）： 2001年08月31日
要約：

【要約】【課題】電荷トラップによる特性の劣化を招くことなく、静電容量の増大による動作速度の向上を図り得るMOSトランジスタを製造する。【解決手段】前処理工程で、半導体基板10の活性領域12上に窒素成分を含むシリコン酸化膜13が形成される。不活性ガス雰囲気下で熱処理を施す偏析工程で、シリコン基板10とシリコン酸化膜13との界面にシリコン窒化膜層14が偏析される。高誘電体膜形成工程で、シリコン窒化膜層14上の不要なシリコン酸化膜13が除去され、露出したシリコン窒化膜層14上に該シリコン窒化膜の誘電率よりも大きな誘電率を有する高誘電体酸化膜層15が形成される。その後、シリコン窒化膜層14および高誘電体酸化膜層15からなるゲート酸化膜上にゲート電極16が形成される。

請求項（抜粋）：

シリコン半導体基板の活性領域上に形成され、酸素の透過を阻止するためのシリコン窒化膜層および該シリコン窒化膜層の誘電率よりも高い誘電率を有する高誘電体酸化膜層からなるゲート酸化膜を備えるMOSトランジスタの製造方法であって、前記活性領域上に窒素成分を含むシリコン酸化膜を形成するための前処理工程と、前記シリコン基板と前記シリコン酸化膜との界面にシリコン窒化膜層を偏析させるべく前記前処理を受けた前記シリコン基板に不活性ガス雰囲気下で熱処理を施す偏析工程と、偏析したシリコン窒化膜層を露出させるべく該シリコン窒化膜層上の不要なシリコン酸化膜を除去し、露出したシリコン窒化膜層上に前記高誘電体酸化膜層を形成する高誘電体膜形成工程と、前記シリコン窒化膜層および前記高誘電体酸化膜層からなるゲート酸化膜上にゲートを形成する工程とを含むことを特徴とするMOSトランジスタの製造方法。

IPC (3件)：

H01L 29/78 , H01L 21/316 , H01L 21/318

FI (4件)：

H01L 21/316 X , H01L 21/316 M , H01L 21/318 A , H01L 29/78 301 G

Fターム (27件)：

5F040DA01 , 5F040DC01 , 5F040EC19 , 5F040ED01 , 5F040ED03 , 5F040EE04 , 5F040EH02 , 5F040EH05 , 5F040EJ03 , 5F040EK01 , 5F040FC15 , 5F058BA20 , 5F058BC03 , 5F058BC08 , 5F058BD01 , 5F058BD05 , 5F058BD06 , 5F058BD10 , 5F058BF06 , 5F058BF37 , 5F058BF55 , 5F058BF56 , 5F058BF64 , 5F058BF80 , 5F058BH11 , 5F058BJ01 , 5F058BJ10

引用特許：

出願人引用 (4件)

特開平2-018934
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-215129 出願人：ソニー株式会社
高誘電率金属酸化物を形成するための方法
公報種別：公開公報出願番号：特願平10-231210 出願人：モトローラ・インコーポレイテッド

全件表示

前のページに戻る