特許
J-GLOBAL ID:200903069865061019
半導体装置およびその製造方法
発明者:
出願人/特許権者:
,
,
,
,
,
,
,
,
,
,
,
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-203871
公開番号(公開出願番号):特開2002-026123
出願日: 2000年07月05日
公開日(公表日): 2002年01月25日
要約:
【要約】【課題】 接合面をCMP法で研磨して平坦化して、固相接合しても、導電体同士を確実に直接接合して、信頼性の高い電気接続ができる半導体装置およびその製造方法を提供すること。【解決手段】 CMP法による研磨によって、銅からなるスルーホール導電体5および接地配線層10は、窒化シリコンからなるスルーホール絶縁体11よりも硬度が低いため、皿状に窪んで低くなって、ディッシング部17が生じる。反応性イオンエッチング法によって、スルーホール絶縁体11を、スルーホール導電体5のディッシング部17の底部19の高さになるまで、選択的にエッチングする。スルーホール導電体5,25同士を整合して、接合面12,22同士を固相接合する。
請求項(抜粋):
第1基板と、その第1基板に積層された導電層および絶縁層とを有すると共に、導電領域と絶縁領域とが露出している化学的機械研磨された接合面を有する第1の部分と、第2基板と、その第2基板に積層された導電層および絶縁層とを有すると共に、少なくとも導電領域が露出している化学的機械研磨された接合面を有する第2の部分とを備え、上記第1の部分の接合面と第2の部分の接合面とが固相接合され、かつ、上記第1の部分の接合面または第2の部分の接合面のうちの少なくとも一方において、上記絶縁領域が導電領域よりも低くなっていることを特徴とする半導体装置。
IPC (2件):
H01L 21/768
, H01L 21/3205
FI (3件):
H01L 21/90 A
, H01L 21/88 K
, H01L 21/88 J
Fターム (26件):
5F033GG03
, 5F033HH04
, 5F033HH09
, 5F033HH11
, 5F033HH25
, 5F033JJ04
, 5F033JJ11
, 5F033KK04
, 5F033KK09
, 5F033KK11
, 5F033KK25
, 5F033MM01
, 5F033QQ00
, 5F033QQ09
, 5F033QQ11
, 5F033QQ12
, 5F033QQ13
, 5F033QQ14
, 5F033QQ19
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033QQ91
, 5F033RR06
, 5F033VV05
, 5F033XX34
引用特許:
前のページに戻る