特許

J-GLOBAL ID：200903069889647650

半導体装置の製造方法

発明者： 宮本 秀信
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平8-341422
公開番号（公開出願番号）：特開平10-189895
出願日： 1996年12月20日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 十分な機械的強度を持ち、かつ清浄な表面を有する電荷蓄積電極を形成する。【解決手段】 ビット線109上に酸化膜110と窒化膜111とを積層成長させ、レジストパターンをマスクとして窒化膜111をドライエッチングしてホール111aを形成し、窒化膜111上に酸化膜113を成長させた後、酸化膜113に広口の電荷蓄積電極形成用凹陥部115を窒化膜111のホール111aの位置に対応させて設け、かつ窒化膜111のホール111aを通して拡散層106に達するコンタクトホール116を形成し、コンタクトホール116内に導体膜117を充填し、かつ電荷蓄積電極形成用凹陥部115の内壁面に導体膜117を添着させ、電荷蓄積電極形成用凹陥部115を利用して円筒形の大きな表面積を有する電界蓄積電極119を形成する。

請求項（抜粋）：

膜形成工程と、ホール形成工程と、凹陥部・コンタルトホール形成工程と、導体膜形成工程とを有し、半導体基板上にDRAMのスタックセルを形成する半導体装置の製造方法であって、膜形成工程は、ビット線上に酸化膜と窒化膜を積層成長させる処理であり、ホール形成工程は、レジストパターンをマスクとして前記窒化膜をドライエッチングしてホールを形成する処理であり、凹陥部・コンタクトホール形成工程は、前記窒化膜上に酸化膜を成長させた後、該酸化膜に広口の電荷蓄積電極形成用凹陥部を前記窒化膜のホールの位置に対応させて設け、かつ前記窒化膜のホールを通して拡散層に達するコンタクトホールを形成する処理であり、導体膜形成工程は、前記コンタクトホール内に導体膜を充填し、かつ前記電荷蓄積電極形成用凹陥部の内壁面に導体膜を添着させる処理であることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 621 C ,  H01L 27/04 C ,  H01L 27/10 681 B

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-191791   出願人：日本電気株式会社