特許
J-GLOBAL ID:200903069894213740
アクティブマトリクス基板およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-243826
公開番号(公開出願番号):特開2000-075320
出願日: 1998年08月28日
公開日(公表日): 2000年03月14日
要約:
【要約】【課題】 TFTのソース・ドレイン領域と容量素子とを同時形成することにより、製造工程数を削減することのできるアクティブマトリクス基板およびその製造方法を実現すること。【解決手段】 アクティブマトリクス基板の製造方法では、ゲート電極15、25、35および第2電極45を形成する前に、N型の画素用TFT10およびN型の駆動回路用TFT20の低濃度ソース・ドレイン領域111、121、211、221を形成するための低濃度第1導電型不純物注入工程を行うとともに、この工程では、保持容量40の第1電極41を形成するためのシリコン膜にもリンを注入する。
請求項(抜粋):
マトリクス状に形成された複数の画素電極と、該複数の画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線および走査線と、容量素子とを有するアクティブマトリクス基板において、前記容量素子は、前記薄膜トランジスタのソース・ドレイン領域と同一の層間に形成された第1電極、該第1電極を覆うように形成された誘電体膜、および該誘電体膜を介して前記第1電極に対向するように形成された第2電極を備え、前記第1電極は、前記ソース・ドレイン領域の少なくとも一部と同一の不純物がドープされた半導体膜から形成されていることを特徴とするアクティブマトリクス基板。
IPC (3件):
G02F 1/136 500
, H01L 29/786
, H01L 21/336
FI (3件):
G02F 1/136 500
, H01L 29/78 612 Z
, H01L 29/78 616 A
Fターム (38件):
2H092GA13
, 2H092GA16
, 2H092GA17
, 2H092HA06
, 2H092JA25
, 2H092JA33
, 2H092JA35
, 2H092JA37
, 2H092JA44
, 2H092JA46
, 2H092JA47
, 2H092JB23
, 2H092JB32
, 2H092JB33
, 2H092JB64
, 2H092JB69
, 2H092KA04
, 2H092KA12
, 2H092KA16
, 2H092KA18
, 2H092KA22
, 2H092KA24
, 2H092KB04
, 2H092KB13
, 2H092KB25
, 2H092MA03
, 2H092MA13
, 2H092MA14
, 2H092MA25
, 2H092MA27
, 2H092MA28
, 2H092MA37
, 2H092MA41
, 2H092NA13
, 2H092NA16
, 2H092NA27
, 2H092PA13
, 2H092RA05
引用特許:
前のページに戻る