特許
J-GLOBAL ID:200903069919462227
半導体記憶装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平9-079583
公開番号(公開出願番号):特開平10-275475
出願日: 1997年03月31日
公開日(公表日): 1998年10月13日
要約:
【要約】【課題】メモリセルアレイが幾つかのブロック(又はユニット)に分割され、選択ブロックのワード線、及びビット線のみを選択する機能を有し、かつビット線対に設けられたプルアップ回路を高速で駆動する。【解決手段】複数のワード線と、複数のビット線対の交点に、メモリセルが配置されているメモリセルアレイが幾つかのブロックまたはユニットに分割配置され、上記ビット線対にプルアップ回路が設けられている半導体記憶装置において、上記プルアップ回路が、ビット線選択信号で制御されるプルアップ回路と、上記ブロックまたはユニットを選択する信号で制御されるプルアップ回路の両方で構成される。
請求項(抜粋):
複数のワード線と、複数のビット線対の交点に、メモリセルが配置されているメモリセルアレイが幾つかのブロックまたはユニットに分割配置され、上記ビット線対にプルアップ回路が設けられている半導体記憶装置において、上記プルアップ回路が、ビット線選択信号で制御されるプルアップ回路と、上記ブロックまたはユニットを選択する信号で制御されるプルアップ回路の両プルアップ回路で構成されていることを特徴とする半導体記憶装置。
引用特許:
審査官引用 (6件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-168983
出願人:三菱電機株式会社
-
特開昭63-083991
-
特開昭58-009285
-
半導体メモリ
公報種別:公開公報
出願番号:特願平7-040432
出願人:株式会社東芝
-
特開昭63-083991
-
特開昭58-009285
全件表示
前のページに戻る