特許

J-GLOBAL ID：200903069930103468

半導体メモリのバックアップ回路

発明者： 山本 俊一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-057600
公開番号（公開出願番号）：特開平7-271681
出願日： 1994年03月28日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】電源投入している時間が短い場合や投入頻度が低い使用方でも確実にバックアップできる半導体メモリのバックアップ回路を提供する。【構成】電源投入をダイオード(3)のアノードに接続し、カソードを保護抵抗6を介してスーパーキャパシタ(7)に接続する。カソードをさらに電源切替器(2)の一方の入力に接続する。電源切替器のもう一方の入力には、バックアップ一次電池(5)を接続する。電源入力の電圧が高い場合は、ダイオード(3)のカソード側の入力が電源切替器の出力となり、電圧が低い場合は、一次電池(5)が電源切替器の出力となる。電源切替器の出力を半導体メモリ(1)に接続する。電源入力電圧が下がった場合まず、ダイオードで電源入力とスーパーキャパシタが分離されスーパーキャパシタに蓄えられた容量で電源電圧が保持される。

請求項（抜粋）：

電源入力をアノード側に受けるダイオードと、ダイオードのカソード側に接続される保護抵抗とスーパキャパシタとの直列回路と、一次電池と、ダイオードのカソード側の出力と一次電池の出力とを切替える切替手段とを具備し、切替手段の出力により半導体メモリをバックアップする半導体メモリのバックアップ回路。

IPC (4件)：

G06F 12/16 340 ,  G06F 1/26 ,  G11C 11/413 ,  H01G 9/28

FI (3件)：

G06F 1/00 335 A ,  G11C 11/34 335 B ,  H01G 9/00 531

引用特許：

審査官引用 (3件)

• 特開昭61-160185
  
• 特開平4-163652
  
• 停電時のバックアップ蓄電池回路
  公報種別：公開公報   出願番号：特願平4-029802   出願人：富士電機株式会社