特許
J-GLOBAL ID:200903069948633154

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 成示 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-200829
公開番号(公開出願番号):特開平10-050667
出願日: 1996年07月30日
公開日(公表日): 1998年02月20日
要約:
【要約】【課題】 大型化することなく、ダイヤフラム形状またはマイクロブリッジ形状を形成することのできる半導体装置の製造方法を提供する。【解決手段】 先ず、単結晶シリコン基板1の表面に、エッチングストップ層としてのシリコン酸化膜2を形成し、エッチングを行うことにより所定形状にパターニングする。続いて、単結晶シリコン基板1の表面側に、構造体形成層としてのシリコン窒化膜3を形成し、同様にして裏面側にエッチングマスク層としてのシリコン窒化膜4を形成し、シリコン窒化膜4の内、シリコン酸化膜2に略対向する箇所をエッチングにより除去し、開孔部5を形成する。次に、開孔部5が形成されたシリコン窒化膜4をマスクとして、単結晶シリコン基板1をシリコン酸化膜2までドライエッチングし、最後のシリコン酸化膜2をエッチングにより除去する。
請求項(抜粋):
単結晶シリコン基板表面に所定形状にパターニングされたエッチングストップ層を形成し、前記単結晶シリコン基板における前記エッチングストップ層を形成した面側にダイヤフラム形状またはマイクロブリッジ形状の構造体を構成する構造体形成層を形成し、前記単結晶シリコン基板の裏面に所定形状にパターニングされたエッチングマスク層を形成し、該エッチングマスク層をマスクとして前記単結晶シリコン基板をドライエッチングし、前記エッチングストップ層によりエッチングをストップさせるようにしたことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/3065 ,  H01L 29/84
FI (2件):
H01L 21/302 J ,  H01L 29/84 A
引用特許:
出願人引用 (3件) 審査官引用 (9件)
  • 特開昭63-271976
  • 特開昭63-271976
  • 特開昭63-271976
全件表示

前のページに戻る