特許

J-GLOBAL ID：200903069970492920

半導体装置及びその製造方法

発明者： 瀬羅 佳暁
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-032489
公開番号（公開出願番号）：特開平8-227936
出願日： 1995年02月21日
公開日（公表日）： 1996年09月03日
要約：

【要約】【目的】工程数が少なくかつ、リーク電流を抑制した半導体装置及びその製造方法を得る。【構成】P型のシリコン基板1上に素子分離領域としてのフィールド酸化膜2を形成したのち、素子領域6内にN型のソース・ドレイン拡散層3を形成する。次でソース・ドレイン拡散層3をマスクして、加速エネルギーを変えてボロンをイオン注入しフィールド酸化膜下とリークガード領域下に延在するチャネルストッパー領域5と浅いリークガード領域7を形成する。

請求項（抜粋）：

半導体基板上に形成されたフィールド酸化膜と、このフィールド酸化膜により区画された素子領域と、この素子領域に形成されたソース・ドレイン拡散層と、このソース・ドレイン拡散層と前記フィールド酸化膜間の前記素子領域に形成された浅いP型不純物拡散層からなる少くとも1つのリークガード領域と、前記フィールド酸化膜の下面から前記リークガード領域下部の全体にわたって形成されたチャネルストッパー領域とを含むことを特徴とする半導体装置。

IPC (5件)：

H01L 21/76 ,  H01L 21/265 ,  H01L 21/316 ,  H01L 21/32 ,  H01L 27/08 331

FI (6件)：

H01L 21/76 S ,  H01L 21/316 A ,  H01L 27/08 331 B ,  H01L 21/265 W ,  H01L 21/32 ,  H01L 21/94 A

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-281450   出願人：三菱電機株式会社