特許

J-GLOBAL ID：200903070047220401

半導体装置およびその製造方法

発明者： 寺田 隆司 ,  荒木 康弘 ,  川瀬 祐介
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2005-248982
公開番号（公開出願番号）：特開2007-067043
出願日： 2005年08月30日
公開日（公表日）： 2007年03月15日
要約：

【課題】 閾値変調が抑制され、かつ、デバイス特性の安定性や生産性を確保しながら、フローティングゲート電極-アシストゲート電極間の絶縁性を向上させた半導体装置およびその製造方法を提供する。【解決手段】 半導体装置は、半導体基板10と、半導体基板10の主表面上にゲート絶縁膜42を介して複数形成された電荷蓄積用のフローティングゲート電極FGと、半導体基板10の主表面上における複数のフローティングゲート電極FG間に形成されたアシストゲート電極AGと、フローティングゲート電極FG上からアシストゲート電極AG上にONO膜である絶縁膜70を介して設けられるコントロールゲート電極CGとを備え、複数のフローティングゲート電極FG間にエアギャップ50Vが形成され、フローティングゲート電極FG-アシストゲート電極AG間にエアギャップ60Vが形成されている。【選択図】 図2

請求項（抜粋）：

半導体基板と、 前記半導体基板の主表面上にゲート絶縁膜を介して複数形成された電荷蓄積用の第1ゲート電極と、 前記半導体基板の主表面上における複数の前記第1ゲート電極間に形成された第2ゲート電極と、 前記第1ゲート電極上から前記第2ゲート電極上に絶縁膜を介して設けられる第3ゲート電極とを備え、 複数の前記第1ゲート電極間、および、前記第1と第2ゲート電極間の少なくとも一方に空隙が形成された、半導体装置。

IPC (4件)：

H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (33件)：

5F083EP02 ,  5F083EP23 ,  5F083EP30 ,  5F083EP41 ,  5F083EP55 ,  5F083EP56 ,  5F083EP79 ,  5F083ER02 ,  5F083ER06 ,  5F083ER22 ,  5F083GA03 ,  5F083GA11 ,  5F083JA04 ,  5F083JA60 ,  5F083KA05 ,  5F083NA05 ,  5F083PR03 ,  5F083PR12 ,  5F083ZA21 ,  5F101BA26 ,  5F101BA29 ,  5F101BA33 ,  5F101BA36 ,  5F101BB05 ,  5F101BC11 ,  5F101BD10 ,  5F101BD21 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH14

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-314648   出願人：株式会社ルネサステクノロジ