特許
J-GLOBAL ID：200903070097441972

出力ドライバ回路

発明者：
石政 恒宇

石政 恒宇 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平7-068205
公開番号（公開出願番号）：特開平8-265131
出願日： 1995年03月27日
公開日（公表日）： 1996年10月11日
要約：
【要約】【目的】 異なる電源電位で動作する複数の回路を共通バスで接続する。【構成】 信号S1が“H”になり、信号S2が“L”になると、PMOS61及びNMOS63は共にオフ状態となる。又、“H”の信号S1は、NMOS66を介してPMOS62のゲートGに入力される。この時、PMOS65はオフ状態であり、出力端子OUT1は高インピーダンス状態となる。この時、高電源電位VDDが出力端子OUT1に印加されると、PMOS65がオン状態となり、高電源電位VDDがPMOS62のゲートGに入力される。すると、PMOS62はオフ状態となるので、PMOS61のドレインDに高電源電位VDDが印加されるのを遮断する。又、NMOS66はオフ状態となるので、PMOS61のゲートGには高電源電位VDDが印加されず、“H”のS1が入力されたままの状態となる。
請求項（抜粋）：
第1の電極が第1の電源電位に接続され、該第1の電極と第2の電極との間の導通状態を第1の入力信号に基づいて制御する制御電極を有する第1のMOSトランジスタと、第1の電極が前記第1のMOSトランジスタの第2の電極に接続され、該第1の電極と第2の電極との間の導通状態を制御する制御電極を有し、該第2の電極が出力端子に接続された第2のMOSトランジスタと、第1の電極が第2の電源電位に接続され、該第1の電極と第2の電極との間の導通状態を第2の入力信号に基づいて前記第1のMOSトランジスタの導通状態に対して相補的に制御する制御電極を有する第3のMOSトランジスタと、第1の電極が前記第3のMOSトランジスタの第2の電極に接続され、第2の電極が前記出力端子に接続され、該第1の電極と該第2の電極との間の導通状態を制御する制御電極を有し、該制御電極が前記第1の電源電位に接続された第4のMOSトランジスタと、第1の電極が前記出力端子に接続され、第2の電極が前記第2のMOSトランジスタの制御電極に接続され、該第1の電極と該第2の電極との間の導通状態を制御する制御電極を有し、該制御電極が前記第1の電源電位に接続された第5のMOSトランジスタと、第1の電極が前記第2のMOSトランジスタの制御電極に接続され、第2の電極が前記第1のMOSトランジスタの制御電極に接続され、該第1の電極と該第2の電極との間の導通状態を制御する制御電極を有し、該制御電極が前記第1の電源電位に接続された第6のMOSトランジスタと、第2の電極が前記第1の電源電位に接続され、第1の電極と該第2の電極との間の導通状態を制御する制御電極を有し、該制御電極が前記出力端子に接続された第7のMOSトランジスタとを備え、前記第7のMOSトランジスタの第1の電極は該第7のMOSトランジスタのウェルに接続され、該ウェルが前記第2及び第5のMOSトランジスタのウェルと共通に接続されていることを特徴とする出力ドライバ回路。
IPC (4件)：
H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0948
FI (3件)：
H03K 19/00 101 J ,  H01L 27/08 321 L ,  H03K 19/094 B
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM