半導体装置

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2003-024390
公開番号（公開出願番号）：特開2003-229437
出願日： 1999年11月16日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する半導体装置を提供する。【解決手段】一つの画素に、二つのnチャネル型薄膜トランジスタを有する半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第1の導電層と、前記第1の導電層と前記ゲート絶縁膜とに接して形成された第2の導電層とを有し、前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記チャネル形成領域に接して形成された一導電型の第1の不純物領域と、前記第1の不純物領域に接して形成された一導電型の第2の不純物領域とを有し、前記第1の不純物領域の一部は、前記第2の導電層の前記ゲート絶縁膜に接する領域と重なっていることを特徴とする。

請求項（抜粋）：

一つの画素に二つのnチャネル型薄膜トランジスタを有し、前記nチャネル型薄膜トランジスタの一方には発光層を有する素子が接続されている半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第1の導電層と、前記第1の導電層と前記ゲート絶縁膜とに接して形成された第2の導電層とを有し、前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、前記チャネル形成領域に接して形成された一導電型の第1の不純物領域と、前記第1の不純物領域に接して形成された一導電型の第2の不純物領域とを有し、前記第1の不純物領域の一部は、前記第2の導電層の前記ゲート絶縁膜に接する領域と重なっていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/336 , H01L 29/786 , H05B 33/14

FI (5件)：

H05B 33/14 A , H01L 29/78 616 A , H01L 29/78 617 K , H01L 29/78 617 L , H01L 29/78 617 M

Fターム (58件)：

3K007AB11 , 3K007BA06 , 3K007DB03 , 3K007GA00 , 5F110AA06 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE22 , 5F110EE28 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG45 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ23 , 5F110HL04 , 5F110HL06 , 5F110HL12 , 5F110HL23 , 5F110HM15 , 5F110NN01 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN72 , 5F110NN73 , 5F110NN78 , 5F110PP03 , 5F110PP10 , 5F110PP34 , 5F110PP35 , 5F110QQ04 , 5F110QQ09 , 5F110QQ11 , 5F110QQ12 , 5F110QQ28

引用特許：

審査官引用 (1件)

薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置
公報種別：公開公報出願番号：特願平8-318957 出願人：株式会社東芝

前のページに戻る