特許
J-GLOBAL ID：200903070154364912

保護スイッチ

発明者：
ケリー ブレンダン パトリック

ケリー ブレンダン パトリック について


出願人/特許権者：
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ

フィリップス エレクトロニクス ネムローゼ フェンノートシャップ について


代理人 (1件)： 杉村 暁秀 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-517454
公開番号（公開出願番号）：特表平9-509298
出願日： 1995年11月21日
公開日（公表日）： 1997年09月16日
要約：
【要約】保護スィッチ(1、1a、1b)は、第1の電源電圧ライン(3)に結合するため第1の主電極(D又はS)、負荷(L)を介して第2の電源電圧ライン(6)に接続する第1の端子(4)に結合されている第2の主電極(S又はD)、及び第1電力半導体装置(2)の導通をイネーブルするゲート制御信号を供給する制御端子(GT)に結合されている絶縁ゲート電極(G)を有する第1電力半導体装置(2)を有する。制御回路はノーマルオフ型の第2の半導体装置を具え、このノーマルオフ型の第2の半導体装置が、前記第1電力半導体装置の絶縁されたゲート電極と第1及び第2の主電極の一方の主電極との間にこのノーマルオフ型の第2の半導体装置を結合する第1及び第2の主電極、及び高インピダンス経路を介して前記第1電力半導体装置の絶縁されたゲート電極に結合されている制御電極を有し、前記絶縁されたゲート電極に制御信号が供給されて前記第1電力半導体装置がイネーブルされたとき前記ノーマルオフ型の第2の半導体装置を導通させるように構成する。ノーマルオフ型の第3の半導体装置を含むディセーブリング手段は、前記第1電力半導体装置のノーマル動作中に前記ノーマルオフ型の第2の半導体装置の導通を抑制する。
請求項（抜粋）：
第1の電源電圧ラインに結合するため第1の主電極、負荷を介して第2の電源電圧ラインに接続する第1の端子に結合されている第2の主電極、及び第1電力半導体装置の導通をイネーブルするゲート制御信号を供給する制御端子に結合されている絶縁ゲート電極を有する第1電力半導体装置と、前記第1半導体装置の動作を制御する制御回路とを具え、前記制御回路がノーマルオフ型の第2の半導体装置を具え、このノーマルオフ型の第2の半導体装置が、前記第1電力半導体装置の絶縁されたゲート電極と第1及び第2の主電極の一方の主電極との間にこのノーマルオフ型の第2の半導体装置を結合する第1及び第2の主電極、及び高インピダンス経路を介して前記第1電力半導体装置の絶縁されたゲート電極に結合されている制御電極を有し、前記絶縁されたゲート電極に制御信号が供給されて前記第1電力半導体装置がイネーブルされたとき前記ノーマルオフ型の第2の半導体装置を導通させるように構成し、前記制御回路が、前記第1電力半導体装置のノーマル動作中に前記ノーマルオフ型の第2の半導体装置の導通を抑制するディセーブリング手段を具え、このディセーブリング手段が、第1及び第2の主電極と制御電極とを有し第1及び第2の主電極が前記ノーマルオフ型の半導体装置の制御電極と前記第1電力半導体装置の第2の主電極との間に結合されているノーマルオフ型の第3の半導体装置と、前記ノーマルオフ型の第3の半導体装置の制御電極に信号を供給する手段とを具え、前記電力半導体装置のノーマル動作中に第3の半導体装置を導通させて前記ノーマルオフ型の第2の半導体装置の導通を抑制するように構成した保護スィッチ。
IPC (3件)：
H03K 17/08 ,  H01L 29/78 ,  H03K 17/695
FI (3件)：
H03K 17/08 C ,  H03K 17/687 B ,  H01L 29/78 657 A
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM