特許
J-GLOBAL ID：200903070354113825

エコー防止回路、フィルタ係数設定方法、及びプログラム

発明者：
井上 健生

井上 健生 について

, 
大橋 秀紀

大橋 秀紀 について

, 
女屋 佳隆

女屋 佳隆 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 一色国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2006-056499
公開番号（公開出願番号）：特開2007-235724
出願日： 2006年03月02日
公開日（公表日）： 2007年09月13日
要約：
【課題】高精度のインパルス応答を取得することにより効果的にエコーを防止する。【解決手段】差動増幅回路19及び増幅回路17により構成される増幅回路のゲインを第1ゲインに設定し、インパルス応答IR1’(Z)及びIR2’(Z)を取得する。そして、インパルス応答IR1’(Z)及びIR2’(Z)に基づいて、エコーをキャンセルすることができるようにFIRフィルタのフィルタ係数を設定する。その後、差動増幅回路19及び増幅回路17により構成される増幅回路のゲインを第1ゲインより大きい第2ゲインに設定する。【選択図】図1
請求項（抜粋）：
第1デジタル信号が入力され、第2及び第3デジタル信号を出力するフィルタと、 前記第2デジタル信号を第1アナログ信号に変換して出力する第1DAコンバータと、 前記第3デジタル信号を第2アナログ信号に変換して出力する第2DAコンバータと、 前記第1アナログ信号が出力されるか、当該出力された第1アナログ信号が反射されて入力されるか、第3アナログ信号が入力される入出力端子と、 前記第1アナログ信号と前記第3アナログ信号とを合わせた信号から、前記第2アナログ信号を減算した第4アナログ信号を出力する減算回路と、 前記減算回路から出力される信号を増幅して出力する増幅回路と、 前記増幅回路から出力される信号をデジタル信号に変換して出力するADコンバータと、 第1信号を前記第1DAコンバータに入力することにより前記第1DAコンバータの入力から前記ADコンバータの出力までの第1応答信号を取得し、第2信号を前記第2DAコンバータに入力することにより前記第2DAコンバータの入力から前記前記ADコンバータの出力までの第2応答信号を取得する応答信号取得部と、 前記第1及び第2応答信号に基づいて、前記第4アナログ信号が前記第1アナログ信号と前記第3アナログ信号とを合わせた信号から前記第1アナログ信号のみを除去または減衰した信号となるフィルタ係数を前記フィルタに設定するフィルタ係数設定部と、 を備え、 前記増幅回路は、前記第1及び第2応答信号が取得される前に入力される第1制御信号に応じてゲインを第1ゲインに設定し、前記第1及び第2応答信号が取得された後に入力される第2制御信号に応じてゲインを前記第1ゲインより大きい第2ゲインに設定すること、 を特徴とするエコー防止回路。
IPC (4件)：
H04B 3/23 ,  H04R 3/02 ,  H04M 1/00 ,  H04M 1/60
FI (4件)：
H04B3/23 ,  H04R3/02 ,  H04M1/00 H ,  H04M1/60 Z
Fターム (10件)：
5D020CC06 ,  5K027BB03 ,  5K027DD10 ,  5K046DD13 ,  5K046HH05 ,  5K046HH11 ,  5K046HH30 ,  5K046HH53 ,  5K046HH55 ,  5K046HH78
引用特許：
出願人引用 (1件)
  • 特許第3293029号公報
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM