特許
J-GLOBAL ID:200903070375661644

絶縁ゲート型半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 岡戸 昭佳 ,  富澤 孝 ,  山中 郁生
公報種別:公開公報
出願番号(国際出願番号):特願2004-204880
公開番号(公開出願番号):特開2006-032420
出願日: 2004年07月12日
公開日(公表日): 2006年02月02日
要約:
【課題】高耐圧化と低オン抵抗化とを確実に図ることができるとともにコンパクト化が容易な絶縁ゲート型半導体装置を提供すること。【解決手段】半導体装置100は,N+ ソース領域31,N+ ドレイン領域11,P- ボディ領域41,P- フローティングボディ領域42およびN- ドリフト領域12を備えている。また,半導体装置100の終端エリアには,セルエリアを取り囲む終端トレンチ61が設けられている。そして,各トレンチの下方にはそれぞれP- フローティング埋込み領域51,P- フローティング埋込み領域52が設けられている。P- ボディ領域41とP- フローティングボディ領域42との間隔d1は,P- ボディ領域41とP- フローティング埋込み領域51との間隔d2よりも狭い。【選択図】 図2
請求項(抜粋):
半導体基板の主表面側に位置し第1導電型半導体であるドリフト領域と,前記ドリフト領域の上面側に位置し第2導電型半導体であるボディ領域とが設けられている絶縁ゲート型半導体装置において, 前記ドリフト領域に囲まれるとともに少なくとも一部が前記ボディ領域の下方に位置し,第2導電型半導体である第1フローティング領域と, 前記ボディ領域を半導体基板の厚さ方向に貫通するとともにその底部が第1フローティング領域に位置し,ゲート電極を内蔵する第1トレンチ部群と, 前記ドリフト領域の上面側に位置し,半導体基板の主表面側から見て前記ボディ領域の周辺に位置するとともに少なくとも一部が前記ドリフト領域を挟んで前記ボディ領域と対向し,第2導電型半導体である第2フローティング領域と, 前記ドリフト領域に囲まれるとともに前記第2フローティング領域の下方に位置し,第2導電型半導体である第3フローティング領域と, 前記ボディ領域を半導体基板の厚さ方向に貫通するとともにその底部が前記第3フローティング領域に位置し,その壁面の一部が前記第1トレンチ部群の各トレンチの端部と対向する第2トレンチ部とが設けられ, 前記ボディ領域と前記第2フローティング領域とが対向している部位での前記ボディ領域と前記第2フローティング領域との間隔は,前記ボディ領域と前記第1フローティング領域との間隔よりも狭いことを特徴とする絶縁ゲート型半導体装置。
IPC (1件):
H01L 29/78
FI (3件):
H01L29/78 652N ,  H01L29/78 652H ,  H01L29/78 653A
引用特許:
出願人引用 (1件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平8-293966   出願人:株式会社東芝

前のページに戻る