特許

J-GLOBAL ID：200903070410084256

マイクロプロセッサ

発明者： 高橋 広樹 ,  多賀谷 聡
出願人/特許権者： 日本電気エンジニアリング株式会社 ,  日本電気株式会社
代理人 (2件)： 志賀 正武 ,  高橋 詔男 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-128875
公開番号（公開出願番号）：特開平10-320196
出願日： 1997年05月19日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 命令実行時のレイテンシを隠蔽するため、命令実行時の履歴を保管し、その履歴に基づき命令実行順を実行時に動的に決定するマイクロプロセッサを提供すること。【解決手段】 本発明におけるマイクロプロセッサは、命令フェッチを行う命令フェッチ機構F0、フェッチした命令のデコードを行う命令デコード機構D0、命令を実際に実行する命令実行機構E0、実行後の後処理を行う実行後処理部W0を備え、マイクロプロセッサ内あるいはその近傍に、性能低下状態を検出する性能監視機構P0と、性能低下を引き起こす可能性のあるレイテンシを伴う命令に関して、その情報を格納する記億装置である履歴管理メモリH0を備え、また、この記億装置に格納された命令の履歴から命令の実行順を決定する選択手段を持った命令実行制御部A0を備える。

請求項（抜粋）：

プログラム中の命令をメモリからフェッチし、同時に複数個の命令デコードを行い、同時に複数個の命令を実行できるマイクロプロセッサであり、かつ命令のデータ依存性を参照することでプログラムの命令の静的な順番以外の順番で命令の実行を行うことのできるマイクロプロセッサであって、「特定の命令を実行することでマイクロプロセッサの処理効率が低下した」という条件と、前記条件を引き起こした特定の命令とを検出する手段をもったことを特徴とするマイクロプロセッサ。

IPC (3件)：

G06F 9/38 310 ,  G06F 9/38 380 ,  G06F 11/34

FI (3件)：

G06F 9/38 310 F ,  G06F 9/38 380 C ,  G06F 11/34 D

引用特許：

審査官引用 (1件)

• 命令列最適化支援装置
  公報種別：公開公報   出願番号：特願平4-244509   出願人：株式会社日立製作所