特許

J-GLOBAL ID：200903070432280938

半導体集積回路及びリーク電流低減方法

発明者： 廣田 誠 ,  菊池 秀和 ,  宮本 三平
出願人/特許権者： 沖電気工業株式会社
代理人 (4件)： 中島 淳 ,  加藤 和詳 ,  西元 勝一 ,  福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2005-342893
公開番号（公開出願番号）：特開2007-150761
出願日： 2005年11月28日
公開日（公表日）： 2007年06月14日
要約：

【課題】 待機時において内部回路が消費するリーク電流を低減するのに有効な回路構成を有する半導体集積回路及びリーク電流低減方法を提供する。【解決手段】 第1及び第2のNMOSトランジスタmn101、mn102を含む内部回路100と、該第1及び第2のNMOSトランジスタmn101、mn102のソースと電気的に結合され、該内部回路100の動作状態及び待機状態を示す制御信号Standbyに基づき、該内部回路100の動作状態においては該第1及び第2のNMOSトランジスタmn101、mn102に第1のソースバイアス電圧である接地電圧GNDを印加し、該内部回路100の待機状態においては該接地電圧GNDと異なり且つ該第1及び第2のNMOSトランジスタmn101、mn102のソースと基板との間を逆バイアスする第2のソースバイアス電圧を該第1及び第2のNMOSトランジスタmn101、mn102に印加するリーク電流低減回路200と、を少なくとも含む半導体集積回路装置を提供する。【選択図】 図1

請求項（抜粋）：

第1の電界効果型トランジスタを含む第1の回路と、 前記第1の電界効果型トランジスタのソースと電気的に結合され、前記第1の回路の動作状態及び待機状態を示す第1の制御信号に基づき、前記第1の回路の動作状態においては前記第1の電界効果型トランジスタのソースと基板との間を逆バイアスしない第1のソースバイアス電圧を前記第1の電界効果型トランジスタに印加し、前記第1の回路の待機状態においては前記第1のソースバイアス電圧と異なり且つ前記第1の電界効果型トランジスタのソースと基板との間を逆バイアスする第2のソースバイアス電圧を前記第1の電界効果型トランジスタに印加する第2の回路と、 を少なくとも含む半導体集積回路装置。

IPC (4件)：

H03K 19/00 ,  H03K 3/356 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H03K19/00 A ,  H03K3/356 E ,  H01L27/04 M

Fターム (23件)：

5F038AV06 ,  5F038BB02 ,  5F038BB05 ,  5F038BG09 ,  5F038CD02 ,  5F038CD03 ,  5F038CD16 ,  5F038DF01 ,  5F038DF07 ,  5F038DF08 ,  5F038DF17 ,  5F038EZ20 ,  5J034AB03 ,  5J034CB01 ,  5J034DB08 ,  5J056AA03 ,  5J056BB17 ,  5J056BB49 ,  5J056CC14 ,  5J056DD13 ,  5J056DD28 ,  5J056FF08 ,  5J056HH01

引用特許：

出願人引用 (3件)

• 論理回路
  公報種別：公開公報   出願番号：特願平6-017746   出願人：日本電信電話株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-131634   出願人：株式会社東芝
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平10-169028   出願人：三菱電機株式会社