特許

J-GLOBAL ID：200903070552716128

誘電体容量素子の製造方法

発明者： 西尾 明彦 ,  反保 敏治 ,  竹田 秀則
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-363936
公開番号（公開出願番号）：特開2006-173367
出願日： 2004年12月16日
公開日（公表日）： 2006年06月29日
要約：

【課題】 エッチング後の形状の半導体基板内での均一性を保つことが可能な誘電体容量素子の製造方法を提供する。【解決手段】 GaAsエピタキシャル基板101上に、斜面の折り返しにより形成される凸部を複数有するSiO2膜115を形成する工程と、SiO2膜115上に、下部電極106を形成する工程と、下部電極106上に、SrTiO3膜107を形成する工程と、高SrTiO3膜107上に、上部電極108を形成する工程と、所定の領域のみを残して上部電極108及びSrTiO3膜107をドライエッチングする工程とを含む。【選択図】 図1

請求項（抜粋）：

基板上に、斜面の折り返しにより形成される凸部を複数有する絶縁膜を形成する絶縁膜形成工程と、 前記絶縁膜上に、下部電極となる第1の金属を形成する下部電極形成工程と、 前記第1の金属上に、誘電体膜を形成する誘電体膜形成工程と、 前記誘電体膜上に、上部電極となる第2の金属を形成する上部電極形成工程と、 所定の領域のみを残して前記第1の金属及び前記誘電体膜をドライエッチングするエッチング工程とを含む ことを特徴とする誘電体容量素子の製造方法。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01G 4/33

FI (2件)：

H01L27/04 C ,  H01G4/06 102

Fターム (20件)：

5E082AB01 ,  5E082BB05 ,  5E082EE05 ,  5E082EE37 ,  5E082EE47 ,  5E082FG03 ,  5E082FG26 ,  5E082FG27 ,  5E082FG42 ,  5F038AC05 ,  5F038AC06 ,  5F038AC15 ,  5F038DF02 ,  5F038EZ01 ,  5F038EZ02 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ17 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-060035   出願人：松下電子工業株式会社
• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平8-250749   出願人：株式会社日立製作所