特許
J-GLOBAL ID:200903070564113747

電極間に小面積のコンタクトを製造するための方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公表公報
出願番号(国際出願番号):特願平10-531338
公開番号(公開出願番号):特表2001-504279
出願日: 1997年10月02日
公開日(公表日): 2001年03月27日
要約:
【要約】カルコゲナイドメモリで使用するための電極構造が開示されている。この電極はほぼ切頭円錐形であり、酸化物パターンの下方のポリシリコン層をアンダーカットエッチングすることによって形成することが好ましい。このような構造では、カルコゲナイド材料を通過する電流密度を改善できる。
請求項(抜粋):
基板上に導電層を設ける工程と、 前記導電層の盛り上げられた部分を形成するように前記導電層をパターン化する工程と、 前記盛り上げられた部分を含む前記導電層上に絶縁層を設ける工程と、 前記導電層の前記盛り上げられた部分の一部を露出するように前記絶縁層の一部を選択的に除去する工程と、 を備えた電気的コンタクトを製造する方法。
IPC (3件):
H01L 27/10 451 ,  H01L 21/027 ,  H01L 45/00
FI (3件):
H01L 27/10 451 ,  H01L 45/00 C ,  H01L 21/30 579
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る