特許

J-GLOBAL ID：200903070574346138

論理最適化装置

発明者： 小林 祐次
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平5-294039
公開番号（公開出願番号）：特開平7-129657
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】 論理回路の最適化装置に於いて、処理速度を高速化する。【構成】 最適化ルールベース36中のルールはルールソート手段25によって適用回数順にソートされている。ルール分離手段21は、最適化ルールベース36中のルールの内、遅延優先モードのルールを遅延優先ルールベース38に、面積優先のルールを面積優先ルールベース39に格納する。遅延優先最適化手段22は、最適化の対象とする論理回路の出力端子の内の出力端子表37に遅延優先の設定がある出力端子に対して遅延優先ルールベース38中のルールを蓄積順に評価し、適用可能なルールであればそれを適用して最適化する処理を、遅延目標値をクリアするまで続ける。面積優先最適化手段23は、出力端子表37に面積優先の設定がある出力端子に対して面積優先ルールベース39中のルールを蓄積順に評価し、適用可能なルールであればそれを適用して最適化するという処理を、面積目標値をクリアするまで続ける。

請求項（抜粋）：

論理最適化を行なうためのルールが蓄積された最適化ルールベースと、前記最適化ルールベースに蓄積されているルールをその蓄積順に評価して、最適化の対象とする論理回路に対して適用可能なルールであれば該ルールを適用して最適化する処理を、最適化目標値をクリアするまで続ける最適化手段と、前記最適化ルールベースに蓄積されているルールを適用回数順にソートするルールソート手段とを備えたことを特徴とする論理最適化装置。

IPC (2件)：

G06F 17/50 ,  G06F 9/44 560

引用特許：

審査官引用 (4件)

• 特開平1-018879
  
• 特開昭63-004333
  
• 論理回路の遅延時間最適化方式
  公報種別：公開公報   出願番号：特願平3-283508   出願人：日本電気株式会社
• 特開平4-153780