特許
J-GLOBAL ID：200903070628063897

ECC回路搭載半導体記憶装置及びその検査方法

発明者：
本多 利行

本多 利行 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-196903
公開番号（公開出願番号）：特開2001-023394
出願日： 1999年07月12日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 機能の高いECC回路搭載半導体記憶装置とその信頼性の向上を図るための検査方法とを提供する。【解決手段】 ECC回路7内には、ECCコード・シンドローム生成回路16と、データ訂正回路17とが介設されており、ECC回路7の各バス2,3との接続部分には、データバス2からのデータの入力を制御するデータバス入力制御回路10と、ECCコードバス3からのECCコードの入力を制御するECCコードバス入力制御回路11と、ECCコードバス3へのECCコードの出力を制御するECCコードバス出力制御回路12とが設けられている。ECCコード生成器に相当する部分がECC回路7に組み込まれ、ECC回路7によってECC生成器と復号器との機能を併せて果たすように構成されていることで、装置自体が小型化されている。
請求項（抜粋）：
複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのデータ記憶手段と、上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備え、上記ECCコード生成手段と上記復号手段とは、互いに共通の回路を含んで構成されていることを特徴とするECC回路搭載半導体記憶装置。
Fターム (3件)：
5L106BB12 ,  5L106EE05 ,  5L106GG01
引用特許：
出願人引用 (2件)
  • 特開昭60-133600
  • EEPROM装置
    公報種別：公開公報   出願番号：特願平5-154950   出願人：三菱電機株式会社
審査官引用 (2件)
  • 特開昭60-133600
  • EEPROM装置
    公報種別：公開公報   出願番号：特願平5-154950   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM