特許
J-GLOBAL ID:200903070652647921

スパッタリング装置

発明者:
出願人/特許権者:
代理人 (1件): 石島 茂男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-223195
公開番号(公開出願番号):特開2002-038263
出願日: 2000年07月25日
公開日(公表日): 2002年02月06日
要約:
【要約】【課題】スパッタリング法により誘電体膜を連続的に複数の基板に成膜しても、成膜速度や組成比が一定になる技術を提供する。【解決手段】本発明のスパッタリング装置1は、真空槽11の内部底面に、載置台15の周囲に位置するように対向電極21が設けられている。対向電極21の表面には多数の孔23が形成され、表面積が大きくなっている。従って、スパッタリングされた誘電体材料が対向電極21の表面に付着し、その表面に誘電体膜が成膜されて正電荷が分布しても、対向電極21の表面に分布した電荷の電荷密度は従来に比して小さくなり、結果として、対向電極表面の電位は、ほぼ接地電位に保たれる。このように、対向電極21表面の電位がほぼ接地電位に保たれることにより、真空槽11内での放電が安定になるので、従来生じていた、膜厚分布及び成膜速度の変動や、放電が不安定になるという問題が生じにくくなる。
請求項(抜粋):
真空槽と、前記真空槽内部に配置されたターゲットと、前記ターゲットと対向して前記真空槽内部に配置され、基板を保持できるように構成された基板保持部と、表面がターゲット側を向くように前記基板保持部の周囲に配置され、かつ表面に凹凸が形成され、接地された対向電極とを有することを特徴とするスパッタリング装置。
IPC (3件):
C23C 14/34 ,  H01L 21/203 ,  H01L 21/31
FI (3件):
C23C 14/34 T ,  H01L 21/203 S ,  H01L 21/31 D
Fターム (28件):
4K029BA50 ,  4K029DC05 ,  4K029DC28 ,  4K029DC35 ,  5F045AA19 ,  5F045AB31 ,  5F045AC11 ,  5F045AC16 ,  5F045AE13 ,  5F045BB03 ,  5F045BB08 ,  5F045BB15 ,  5F045DP04 ,  5F045EB02 ,  5F045EC05 ,  5F045EH08 ,  5F045EH13 ,  5F045EH20 ,  5F045GB11 ,  5F103AA08 ,  5F103BB09 ,  5F103BB22 ,  5F103BB23 ,  5F103BB25 ,  5F103BB33 ,  5F103DD30 ,  5F103NN02 ,  5F103RR01
引用特許:
審査官引用 (2件)

前のページに戻る