特許
J-GLOBAL ID：200903070876792161
NAND構造の不揮発性半導体メモリとそのプログラム方法
発明者：
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-075708
公開番号（公開出願番号）：特開平8-279297
出願日： 1996年03月29日
公開日（公表日）： 1996年10月22日
要約：
【要約】【課題】 NAND形メモリセルをもつEEPROMで、消去データを維持するメモリトランジスタのしきい電圧の変動を確実に防止できるようにする。【解決手段】 ワード線WL2へプログラム電圧Vpgmを提供してページプログラムを行う場合、隣接ワード線WL1,WL3へ第1パス電圧Vpass1より低い第2パス電圧Vpass2を提供する。ビット線BL1にVccが提供されメモリトランジスタM21が消去データを維持するセルである場合、ワード線電圧の容量カップリングに従ってメモリトランジスタM21の両隣のメモリトランジスタM11,M31が非道通化するので、メモリトランジスタM21にプログラム電圧による局部的昇圧電圧が充電され、しきい値電圧の変化が確実に防止される。
請求項（抜粋）：
直列接続した複数のフローティングゲート形メモリトランジスタを有してなる多数のセルユニットをメモリセルアレイに備えた不揮発性半導体メモリにおいて、消去後のプログラムで、前記セルユニットのうち少なくとも1つを選択して該選択セルユニット内の1メモリトランジスタを選択しそしてその対応ワード線へプログラム電圧を提供すると共に、該ワード線に接続した消去データを維持する他のメモリトランジスタにおける前記プログラム電圧の容量カップリングで当該他のメモリトランジスタに接続した隣接メモリトランジスタが非導通化するようにして前記他のメモリトランジスタに局部的昇圧電圧を充電するデコーダを備えることを特徴とする不揮発性半導体メモリ。
FI (3件)：
G11C 17/00 309 J
, G11C 17/00 309 D
, G11C 17/00 510 A
