特許

J-GLOBAL ID：200903070899588987

液晶表示装置用薄膜トランジスタアレイ基板

発明者： 金 東 奎
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 小野 由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-246591
公開番号（公開出願番号）：特開2002-350900
出願日： 2001年08月15日
公開日（公表日）： 2002年12月04日
要約：

【要約】【課題】 独立的に保持容量用配線を有する独立配線方式でホワイト不良を修理することができる画素構造を有する薄膜トランジスタアレイ基板を提供することにある。【解決手段】 ゲート線22、ゲートパッド24及びゲート電極26を含むゲート配線と;横方向に延びており共通電圧が伝達される保持容量用配線28と;ソース電極65及びドレーン電極66を含むデータ配線と;ドレーン電極66と連結された画素電極82と;を有している。ここで、画素電極82は、突出して前段のゲート線22と重なっている修理部85を有しており、修理部85において、画素電極82と前段のゲート線22とを短絡することができる。これにより、画素が常に明るく表示されるホワイト不良が発生する場合、画素をほとんど識別が不可能なブラック不良に容易に変えることができる。

請求項（抜粋）：

基板と、前記基板上に形成されたゲート線及び前記ゲート線に連結されているゲート電極を含み、ゲート信号が伝達されるゲート配線と、前記基板上に前記ゲート線と略平行に形成されており、共通電圧が伝達される保持容量用配線と、前記ゲート線及び前記保持容量用配線を覆うゲート絶縁膜と、前記ゲート電極の上方の前記ゲート絶縁膜上に形成されている半導体層と、前記ゲート線と略直交して画素領域を定義するデータ線と、前記データ線に連結されており、前記半導体層上部に形成されているソース電極及び前記ゲート電極を中心として前記ソース電極と対向する前記半導体層上部に形成されているドレーン電極を含むデータ配線と、前記データ配線及び前記半導体層を覆う保護膜と、前記保護膜上部の前記画素領域に形成され、前記保護膜の第1接触孔を介して前記ドレーン電極と連結されている画素電極とを含み、前記ゲート線の前段のゲート線の一部であるゲート線部分と前記画素電極の一部である画素電極部分とが重なることにより修理部が形成された液晶表示装置用薄膜トランジスタアレイ基板。

IPC (3件)：

G02F 1/1368 ,  G09F 9/00 338 ,  H01L 29/786

FI (3件)：

G02F 1/1368 ,  G09F 9/00 338 ,  H01L 29/78 612 A

Fターム (45件)：

2H092GA11 ,  2H092GA17 ,  2H092GA28 ,  2H092JA24 ,  2H092JB04 ,  2H092JB05 ,  2H092JB22 ,  2H092JB24 ,  2H092JB62 ,  2H092JB64 ,  2H092JB65 ,  2H092JB67 ,  2H092JB68 ,  2H092JB69 ,  2H092JB71 ,  2H092JB73 ,  2H092MA00 ,  2H092MA46 ,  2H092MA51 ,  2H092MA52 ,  2H092NA25 ,  5F110AA27 ,  5F110BB01 ,  5F110CC07 ,  5F110EE03 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110HK05 ,  5F110HK09 ,  5F110HK16 ,  5F110HL02 ,  5F110HL03 ,  5F110HM20 ,  5F110NN02 ,  5F110NN24 ,  5F110NN27 ,  5F110NN72 ,  5F110NN73 ,  5G435AA16 ,  5G435AA17 ,  5G435AA19 ,  5G435BB12 ,  5G435CC09 ,  5G435KK09

引用特許：

審査官引用 (1件)

• アクティブマトリクス型液晶表示装置およびその断線修正方法
  公報種別：公開公報   出願番号：特願平7-267302   出願人：シャープ株式会社