発振回路

発明者：
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平8-291360
公開番号（公開出願番号）：特開平10-135741
出願日： 1996年11月01日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】電源投入時の発振動作の立上がり時間が短く、かつ動作確立後は消費電力を低減して発振を維持する発振回路を提供する。【解決手段】電源電位VDDの投入直後、ノードN11は“L”であるので、信号S16,S17は、“L”,“H”となる。これにより、ノードN21,N22間は導通し、PMOS31の電流に対応した電源電流が、PMOS33,34の両方からインバータ41に供給され、水晶発振子42等の帰還回路によって発振を開始する。発振信号SIGはノードN50へ伝えられるが、NMOS50がオン状態であるので、バッファ部60のスイッチング動作は停止される。所定時間後ノードN11が“H”になると、PMOS34はオフ状態になり、インバータ41への電源電流は減少する。またNMOS50はオフ状態となり、バッファ部60の動作が開始され、発振パルスOUTが生成されて出力される。

請求項（抜粋）：

電源電位の投入により駆動され、リニアな増幅特性を有する論理ゲートの出力信号によって圧電発振子を励振し、該圧電発振子の出力信号を該論理ゲートに正帰還させて発振信号を出力する発振手段と、前記論理ゲート及び前記圧電発振子の最大許容電流と該最大許容電流による前記発振手段の立上がり特性とに基づいて設定された所定時間を有し、前記電源電位の投入時点から経過時間を計測して、該経過時間が該所定時間に達したときにその計測結果を出力する計時手段と、前記電源電位が印加されるとともに前記計測結果が与えられ、該電源電位から第1の電流値の電源電流と、該第1の電流値よりも小さい第2の電流値の電源電流とを生成し、該計測結果の入力前には該第1の電流値の電源電流を前記論理ゲートに供給し、該計測結果の入力後には該第2の電流値の電源電流を該論理ゲートに供給する電流供給手段とを、備えたことを特徴とする発振回路。

IPC (2件)：

H03B 5/32 , H03B 5/06

FI (2件)：

H03B 5/32 D , H03B 5/06

引用特許：

出願人引用 (6件)

特開昭52-010054
特開昭63-220607
特開昭63-042205

全件表示

審査官引用 (4件)

特開昭52-010054
特開昭63-220607
特開昭63-042205

全件表示

前のページに戻る