特許
J-GLOBAL ID:200903070964916512
トランジスタの保護回路
発明者:
出願人/特許権者:
代理人 (1件):
大川 宏
公報種別:公開公報
出願番号(国際出願番号):特願2003-271891
公開番号(公開出願番号):特開2005-033611
出願日: 2003年07月08日
公開日(公表日): 2005年02月03日
要約:
【課題】構成が簡単で、しかもコレクタに加わる電源の過電圧(サージ電圧)から出力制御トランジスタを保護できる保護回路を提供することである。【解決手段】電源に接続された負荷(制御対象)50にコレクタが接続され、負荷を制御するための電圧がベースに入力されるベース電圧駆動型出力制御トランジスタ15を電源の過電圧から保護する保護回路に関する。この保護回路は、出力制御トランジスタ15のコレクタ電流を検知する第1電流検知手段22と、検知されたコレクタ電流による電圧変化量を予め設定された第1基準電圧Vref1と比較する比較手段25と、過電圧により検知した電圧変化量が第1基準電圧よりも高いときベース電圧をゼロにするベース電圧遮断手段30,35とを含む過電圧保護回路20を備える。【選択図】図1
請求項(抜粋):
電源に接続された負荷にコレクタが接続され、負荷を制御するための電圧がゲートに入力される出力制御トランジスタを電源の過電圧から保護する保護回路であって、
前記出力制御トランジスタのコレクタ電流を検知する第1電流検知手段と、
検知されたコレクタ電流による電圧を予め設定された第1基準電圧と比較する比較手段と、
前記電源の過電圧により、検知した電圧が該第1基準電圧よりも高いとき、該出力制御トランジスタのゲート電圧をゼロにするゲート電圧遮断手段と、を含む過電圧保護回路を備えた、ことを特徴とするトランジスタの保護回路。
IPC (6件):
H03K17/08
, G05F1/10
, H01L21/822
, H01L27/04
, H01L29/78
, H02M1/00
FI (6件):
H03K17/08 Z
, G05F1/10 304G
, G05F1/10 304M
, H02M1/00 F
, H01L27/04 H
, H01L29/78 301K
Fターム (57件):
5F038BH01
, 5F038BH02
, 5F038BH06
, 5F038BH13
, 5F038BH15
, 5F038EZ20
, 5F140AA31
, 5F140DA10
, 5H410EA10
, 5H410EA12
, 5H410FF03
, 5H410FF23
, 5H410LL03
, 5H410LL06
, 5H740BA11
, 5H740BB10
, 5H740HH05
, 5H740MM01
, 5H740MM11
, 5J055AX34
, 5J055AX53
, 5J055AX64
, 5J055BX16
, 5J055CX05
, 5J055CX07
, 5J055CX10
, 5J055CX13
, 5J055CX28
, 5J055DX09
, 5J055DX55
, 5J055EX02
, 5J055EX04
, 5J055EX16
, 5J055EX26
, 5J055EY01
, 5J055EY05
, 5J055EY16
, 5J055EY17
, 5J055EZ04
, 5J055EZ09
, 5J055EZ10
, 5J055EZ32
, 5J055EZ39
, 5J055FX02
, 5J055FX04
, 5J055FX05
, 5J055FX08
, 5J055FX09
, 5J055FX12
, 5J055FX13
, 5J055FX18
, 5J055FX19
, 5J055FX21
, 5J055FX32
, 5J055GX01
, 5J055GX04
, 5J055GX05
引用特許:
出願人引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願平4-074843
出願人:富士電機株式会社
前のページに戻る