特許

J-GLOBAL ID：200903071119942934

半導体装置及びその製造方法

発明者： 佐次田 直也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2002-076178
公開番号（公開出願番号）：特開2003-273332
出願日： 2002年03月19日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 キャパシタを覆う絶縁膜を形成する際、キャパシタ中の強誘電体膜の劣化を防ぐことができる半導体装置とその製造方法を提供すること。【解決手段】 シリコン基板(半導体基板)1の上方に第1絶縁膜9を形成する工程と、その第1絶縁膜9上に、キャパシタQの下部電極11aと、誘電体膜12aと、上部電極13aとを形成する工程と、少なくとも上記誘電体膜12aと上部電極13aとを覆う第1キャパシタ保護絶縁膜14を形成する工程と、その第1キャパシタ保護絶縁膜14を覆う第2キャパシタ保護絶縁膜16を、上記シリコン基板1にバイアス電圧を印加しない状態で化学的気相成長法により形成する工程と、上記第2キャパシタ保護絶縁膜16上に、上記半導体基板1にバイアス電圧を印加した状態で、化学的気相成長法により第2絶縁膜17を形成する工程とを有することを特徴とする半導体装置の製造方法による。

請求項（抜粋）：

半導体基板の上方に形成された第1絶縁膜と、下部電極、誘電体膜、及び上部電極を前記第1絶縁膜上に順に形成してなるキャパシタと、前記誘電体膜と前記上部電極とを覆う第1キャパシタ保護絶縁膜と、前記第1キャパシタ保護絶縁膜上に形成された第2キャパシタ保護絶縁膜と、前記第2キャパシタ保護絶縁膜上に形成された第2絶縁膜とを備え、前記第2キャパシタ保護絶縁膜の炭素含有量が、前記第2絶縁膜の炭素含有量よりも多いことを特徴とする半導体装置。

IPC (3件)：

H01L 27/105 ,  H01L 21/31 ,  H01L 21/316

FI (3件)：

H01L 21/31 C ,  H01L 21/316 M ,  H01L 27/10 444 B

Fターム (51件)：

5F045AA08 ,  5F045AB32 ,  5F045AC01 ,  5F045AC09 ,  5F045AC11 ,  5F045AC16 ,  5F045AC17 ,  5F045AD06 ,  5F045AD07 ,  5F045AE15 ,  5F045AE19 ,  5F045AF03 ,  5F045BB14 ,  5F045BB16 ,  5F045CB05 ,  5F045DC52 ,  5F045DP03 ,  5F045EH14 ,  5F045EH20 ,  5F058BA05 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF37 ,  5F058BF39 ,  5F058BF80 ,  5F058BJ02 ,  5F083FR02 ,  5F083GA27 ,  5F083JA15 ,  5F083JA17 ,  5F083JA33 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083JA53 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR21 ,  5F083PR34 ,  5F083PR40

引用特許：

出願人引用 (1件)

• キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
  公報種別：公開公報   出願番号：特願2000-270446   出願人：三星電子株式会社

審査官引用 (1件)

• キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
  公報種別：公開公報   出願番号：特願2000-270446   出願人：三星電子株式会社