特許
J-GLOBAL ID：200903000105035255
キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-270446
公開番号（公開出願番号）：特開2001-111007
出願日： 2000年09月06日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 不純物拡散によるキャパシタ誘電膜の劣化を防止するキャパシタ保護膜及び低抵抗コンタクト用物質膜を含む半導体メモリ素子を提供する。【解決手段】 半導体メモリ素子に含まれるキャパシタの全表面は多重膜で構成されたカプセル化膜(encapsulating layer)によって覆い被される。前記カプセル化膜は少なくとも相異なる物質からなったブロックキング膜(blocking layer)とキャパシタ保護膜(protection layer)とを含む。場合によって、半導体メモリ素子はまた他のキャパシタ保護膜である水素浸透防止膜をパッシベーション膜とキャパシタ間に含むこともできる。
請求項（抜粋）：
下部電極、上部電極及び前記下部電極と前記上部電極間に挿入されたキャパシタ誘電膜を含むキャパシタ、及び前記キャパシタの全表面を包み少なくとも2個の相異なる絶縁物質からなった物質膜を含む多重カプセル化膜、前記多重カプセル化膜上に形成された絶縁膜、及び前記多重カプセル化膜及び前記絶縁膜を貫通して前記上部電極をコンタクトするメタルコンタクトを含むことを特徴とする半導体メモリ素子。
IPC (7件)：
H01L 27/108
, H01L 21/8242
, H01L 21/316
, H01L 21/318
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 21/316 X
, H01L 21/316 Y
, H01L 21/318 B
, H01L 27/10 621 A
, H01L 29/78 371
