特許

J-GLOBAL ID：200903071132511225

半導体装置の製造方法

発明者： 瀬良田 剛
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-227911
公開番号（公開出願番号）：特開2008-053438
出願日： 2006年08月24日
公開日（公表日）： 2008年03月06日
要約：

【課題】エッチングマスクが微細溝や微細穴を有する場合でもエッチングマスク中のパターンのラインエッジラフネスを低減することができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は,被エッチング膜上にマスク形成用薄膜を形成し,前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し,前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し,得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える。【選択図】図1

請求項（抜粋）：

被エッチング膜上にマスク形成用薄膜を形成し, 前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し, 前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し, 得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える半導体装置の製造方法。

IPC (3件)：

H01L 21/306 ,  H01L 21/321 ,  H01L 21/28

FI (3件)：

H01L21/302 105A ,  H01L21/88 D ,  H01L21/28 E

Fターム (36件)：

4M104AA01 ,  4M104BB01 ,  4M104BB21 ,  4M104CC05 ,  4M104DD37 ,  4M104DD43 ,  4M104DD66 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F004AA01 ,  5F004AA04 ,  5F004BA04 ,  5F004CA02 ,  5F004CA03 ,  5F004DA01 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA07 ,  5F004EA10 ,  5F004EA28 ,  5F004EA38 ,  5F004FA08 ,  5F033HH04 ,  5F033HH25 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ27 ,  5F033QQ28 ,  5F033VV06

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-338570   出願人：株式会社東芝