特許
J-GLOBAL ID：200903071231629882

半導体装置及びその製造方法

発明者：
佐々木 誠

佐々木 誠 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-101308
公開番号（公開出願番号）：特開平10-294316
出願日： 1997年04月18日
公開日（公表日）： 1998年11月04日
要約：
【要約】【課題】 配線間容量を低減するために配線間に空隙を設けた多層配線構造では、配線が撓む等の形状変形が生じ、配線の信頼性が低下される。【解決手段】 下層の層間絶縁膜11上に所要のパターンで形成した金属配線13を覆うように炭素系膜14を被着し、かつこの炭素系膜を平坦化した後炭素系膜上に上層の層間絶縁膜21を形成する工程を複数回繰り返して多層の金属配線からなる多層配線構造を形成し、しかる上で表面から最下層の金属配線上の炭素系膜に達する開口部43を設け、この開口部を通して前記多層配線構造内に形成された全ての前記炭素系膜14,24,34を除去し、同層の配線13,23,33間に空隙19を形成する。金属配線の上下は層間絶縁膜により支持されるため、金属配線の形状変化が防止され、信頼性が向上される。
請求項（抜粋）：
半導体基板上に形成された2層以上の金属配線からなる多層配線構造を備える半導体装置において、各層のパターニングされた金属配線は上下の層間絶縁膜に挟まれた状態で延在され、かつ同層の金属配線は空隙を介して隣接配置されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/768
FI (2件)：
H01L 21/88 B ,  H01L 21/90 N
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM